講演名 | 2018-12-06 2^nRRR:高度な並び替えにより誤り耐性を強化したストカスティック数複製器 石川 遼太(早大), 多和田 雅師(早大), 柳澤 政生(早大), 戸川 望(早大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | ニューラルネットワークなどの機械学習アプリケーションや画像処理アプリケーションでは,回路をハードウェアに実装する際,回路面積が小さいことが要求される.そのため,回路面積を抑える手法として概算演算の一種であるストカスティックコンピューティング (SC) が注目を集めている.SCでは,ランダムに生成されたビット列であるストカスティック数 (SN) を用いて演算を行う.SNはそのビット列のうちの1が占める割合を値とし,これを用いると算術演算が単純な論理回路で実装できるため,2進数による演算と比べて回路面積が削減できる.しかし,同じ値を複数用いて計算する場合同じSNを用いると正しく計算できないため,SNの演算の際には複製が必要不可欠である.既存のSN複製器にはフリップフロップ (FF) による複製器があるが,出力SNが入力SNにのみ依存するため,再収斂パスのある回路に実装すると回路全体の出力に大きな誤差が生じる.本稿ではビット長に応じて並び替えの自由度を向上させ,誤り耐性を強化したSN複製器である2^n$RRR複製器を提案し,他のSCによる手法や2進数による演算とともに再収斂パスが存在する回路に実装し評価する.tanh関数に実装した際に,以前提案したSN複製器と比べて最大約50%誤差を削減した.また,2進数による演算回路と比べると最大99.9%以上の回路面積を削減した. |
抄録(英) | |
キーワード(和) | ストカスティックコンピューティング / ストカスティック数 / ストカスティック数複製器 / 再収斂パス / ビット並び替え |
キーワード(英) | |
資料番号 | VLD2018-52,DC2018-38 |
発行日 | 2018-11-28 (VLD, DC) |
研究会情報 | |
研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
---|---|
開催期間 | 2018/12/5(から3日開催) |
開催地(和) | サテライトキャンパスひろしま |
開催地(英) | Satellite Campus Hiroshima |
テーマ(和) | デザインガイア2018 -VLSI設計の新しい大地- |
テーマ(英) | Design Gaia 2018 -New Field of VLSI Design- |
委員長氏名(和) | 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 田宮 豊(富士通研) / 渡辺 晴美(東海大) / 井上 弘士(九大) |
委員長氏名(英) | Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Yutaka Tamiya(Fujitsu Laboratories) / 渡辺 晴美(東海大) / 井上 弘士(九大) |
副委員長氏名(和) | 戸川 望(早大) / 高橋 寛(愛媛大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 武山 真弓(北見工大) / 永田 真(神戸大) / 木全 英明(NTT) / 児玉 和也(NII) |
副委員長氏名(英) | Nozomu Togawa(Waseda Univ.) / Hiroshi Takahashi(Ehime Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Kazuya Kodama(NII) |
幹事氏名(和) | 新田 高庸(NTT) / 小平 行秀(会津大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 中村 雄一(豊橋技科大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 河村 圭(KDDI総合研究所) / 高橋 桂太(名大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / 近藤 正章(東大) / 塩谷 亮太(東大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
幹事氏名(英) | Koyo Nitta(NTT) / Yukihide Odaira(Aizu Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Yuichi Akage(NTT) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Kei Kawamura(KDDI Research) / Keita Takahashi(Nagoya Univ.) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Univ. of Tokyo) / 田中 美帆(富士通研) / Yohei Hasegawa(Toshiba Memory) |
幹事補佐氏名(和) | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 木村 康男(東京工科大) / 中澤 日出樹(弘前大) / 寺迫 智昭(愛媛大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 岩崎 裕江(NTT) |
幹事補佐氏名(英) | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yasuo Kimura(Tokyo Univ. of Tech.) / Hideki Nakazawa(Hirosaki Univ.) / Tomoaki Terasako(Ehime Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Hiroe Iwasaki(NTT) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
---|---|
本文の言語 | JPN-ONLY |
タイトル(和) | 2^nRRR:高度な並び替えにより誤り耐性を強化したストカスティック数複製器 |
サブタイトル(和) | |
タイトル(英) | |
サブタイトル(和) | |
キーワード(1)(和/英) | ストカスティックコンピューティング |
キーワード(2)(和/英) | ストカスティック数 |
キーワード(3)(和/英) | ストカスティック数複製器 |
キーワード(4)(和/英) | 再収斂パス |
キーワード(5)(和/英) | ビット並び替え |
第 1 著者 氏名(和/英) | 石川 遼太 / Ryota Ishikawa |
第 1 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
第 2 著者 氏名(和/英) | 多和田 雅師 / Masashi Tawada |
第 2 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
第 3 著者 氏名(和/英) | 柳澤 政生 / Masao Yanagisawa |
第 3 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
第 4 著者 氏名(和/英) | 戸川 望 / Nozomu Togawa |
第 4 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
発表年月日 | 2018-12-06 |
資料番号 | VLD2018-52,DC2018-38 |
巻番号(vol) | vol.118 |
号番号(no) | VLD-334,DC-335 |
ページ範囲 | pp.95-100(VLD), pp.95-100(DC), |
ページ数 | 6 |
発行日 | 2018-11-28 (VLD, DC) |