| 講演名 | 2018-12-06 細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定 藤石 秀仁(広島市大), 鎌田 時生(広島市大), 弘中 哲夫(広島市大), 谷川 一哉(広島市大), 窪田 昌史(広島市大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 細粒度再構成可能デバイスMPLD のCAD では，論理素子の配置手法としてSA 法が使われている．しかし，MPLD の配線構造は複雑であるため，簡易な数式モデルではSA 法で用いるコスト関数を実現するのは困難である．そこで，SA 法のコスト関数をニューラルネットワークで実現することを検討している．本稿では配置の配線しやすさを予測するニューラルネットワークが実現可能かを確かめるために，従来のMPLD のコスト関数の値を疑似学習データとしてニューラルネットワークを訓練し，正答率を評価した結果を示す． |
| 抄録(英) | In CAD for MPLD which is a type of fine grain reconfigurable PLD, the SA method is used as a place-ment method for logic elements. However, since the wiring structure of the MPLD is complicated, it is difficult to implement the cost function for the SA method as a simple mathematical model. Therefore, we considered implementing the cost function for the SA method with a neural network. In this paper, in order to ascertain whether a neural network that predicts the ease of wiring can be trained, we trained theneural network using the values from the conventional MPLD’s SA costfunction as pseudo learning data. |
| キーワード(和) | MPLD / 配置配線 / SA 法 (Simulated Annealing 法) / ニューラルネットワーク |
| キーワード(英) | MPLD / Placement and Route / SA(Simulated Annealing) / Neural Network |
| 資料番号 | VLD2018-48,DC2018-34 |
| 発行日 | 2018-11-28 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2018/12/5(から3日開催) |
| 開催地（和） | サテライトキャンパスひろしま |
| 開催地（英） | Satellite Campus Hiroshima |
| テーマ（和） | デザインガイア2018 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2018 -New Field of VLSI Design- |
| 委員長氏名（和） | 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 田宮 豊(富士通研) / 渡辺 晴美(東海大) / 井上 弘士(九大) |
| 委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Yutaka Tamiya(Fujitsu Laboratories) / 渡辺 晴美(東海大) / 井上 弘士(九大) |
| 副委員長氏名（和） | 戸川 望(早大) / 高橋 寛(愛媛大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 武山 真弓(北見工大) / 永田 真(神戸大) / 木全 英明(NTT) / 児玉 和也(NII) |
| 副委員長氏名（英） | Nozomu Togawa(Waseda Univ.) / Hiroshi Takahashi(Ehime Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Kazuya Kodama(NII) |
| 幹事氏名（和） | 新田 高庸(NTT) / 小平 行秀(会津大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 中村 雄一(豊橋技科大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 河村 圭(KDDI総合研究所) / 高橋 桂太(名大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / 近藤 正章(東大) / 塩谷 亮太(東大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Koyo Nitta(NTT) / Yukihide Odaira(Aizu Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Yuichi Akage(NTT) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Kei Kawamura(KDDI Research) / Keita Takahashi(Nagoya Univ.) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Univ. of Tokyo) / 田中 美帆(富士通研) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 木村 康男(東京工科大) / 中澤 日出樹(弘前大) / 寺迫 智昭(愛媛大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 岩崎 裕江(NTT) |
| 幹事補佐氏名（英） | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yasuo Kimura(Tokyo Univ. of Tech.) / Hideki Nakazawa(Hirosaki Univ.) / Tomoaki Terasako(Ehime Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Hiroe Iwasaki(NTT) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定 |
| サブタイトル（和） | |
| タイトル（英） | Quality determination of logic element placement using deep learning in fine grain reconfigurable device MPLD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPLD / MPLD |
| キーワード(2)（和/英） | 配置配線 / Placement and Route |
| キーワード(3)（和/英） | SA 法 (Simulated Annealing 法) / SA(Simulated Annealing) |
| キーワード(4)（和/英） | ニューラルネットワーク / Neural Network |
| 第 1 著者 氏名（和/英） | 藤石 秀仁 / Hidehito Fujiishi |
| 第 1 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima city University(略称：Hiroshima city Univ.) |
| 第 2 著者 氏名（和/英） | 鎌田 時生 / Tokio Kamada |
| 第 2 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima city University(略称：Hiroshima city Univ.) |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo Hironaka |
| 第 3 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima city University(略称：Hiroshima city Univ.) |
| 第 4 著者 氏名（和/英） | 谷川 一哉 / Kazuya Tanigawa |
| 第 4 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima city University(略称：Hiroshima city Univ.) |
| 第 5 著者 氏名（和/英） | 窪田 昌史 / Atsushi Kubota |
| 第 5 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima city University(略称：Hiroshima city Univ.) |
| 発表年月日 | 2018-12-06 |
| 資料番号 | VLD2018-48,DC2018-34 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | VLD-334,DC-335 |
| ページ範囲 | pp.71-76(VLD), pp.71-76(DC), |
| ページ数 | 6 |
| 発行日 | 2018-11-28 (VLD, DC) |