| 講演名 | 2018-11-09 ［招待講演］強誘電体の負性容量を用いたトランジスタのデバイスシミュレーション 服部 淳一(産総研), 池上 努(産総研), 福田 浩一(産総研), 太田 裕之(産総研), 右田 真司(産総研), 浅井 栄大(産総研), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ゲート絶縁膜の一つに強誘電体膜を持ち，その負性容量状態を利用する負性容量トランジスタについて，その振る舞いをシミュレーションする方法を検討し，TCAD（technology computer-aided design）システムの提供するデバイス・シミュレータに容易に組み込める方法を提案する．この方法では，強誘電体における分極の振る舞いはLandau-Khalatnikov方程式で記述され，それはPoisson方程式や電流連続式に代表されるデバイス支配方程式の一つとしてともに解かれる．そして，負性容量トランジスタを実際にシミュレーションし，望まれる急峻スイッチングの実現可能性を示す．また，強誘電体の分極場における分域構造の形成に寄与する因子をシミュレーションに導入することで，提案する方法の優れた拡張性を示す． |
| 抄録(英) | We consider the method to simulate negative-capacitance field-effect transistors (NC FETs) harnessing negative capacitance of a ferroelectric film used as a gate insulator and propose a method completely applicable to technology computer-aided design device simulators. In this method, the behavior of the polarization in ferroelectrics is described by a Landau-Khalatnikov equation and it can be solved simultaneously with the other equations governing NC FETs such as the Poisson equation and electron and hole current continuity equations. We simulate NC FETs using the method and show the possibility of their expected steep-slope switching. Also, owing to its high extensibility, the proposed method enables the device simulators to take into account a factor related to the domain structure formation in the polarization field of ferroelectrics. |
| キーワード(和) | 強誘電体 / 負性容量 / 電界効果トランジスタ / デバイスシミュレーション / TCAD |
| キーワード(英) | ferroelectrics / negative capacitance / field-effect transistors / device simulation / TCAD |
| 資料番号 | SDM2018-74 |
| 発行日 | 2018-11-01 (SDM) |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2018/11/8(から2日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | プロセス・デバイス・回路シミュレーションおよび一般 |
| テーマ（英） | Process, Device, Circuit simulation, etc. |
| 委員長氏名（和） | 品田 高宏(東北大) |
| 委員長氏名（英） | Takahiro Shinada(Tohoku Univ.) |
| 副委員長氏名（和） | 平野 博茂(パナソニック・タワージャズ) |
| 副委員長氏名（英） | Hiroshige Hirano(TowerJazz Panasonic) |
| 幹事氏名（和） | 池田 浩也(静岡大) / 諸岡 哲(東芝メモリー) |
| 幹事氏名（英） | Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY) |
| 幹事補佐氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) |
| 幹事補佐氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］強誘電体の負性容量を用いたトランジスタのデバイスシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] Device Simulation of Field-Effect Transistor Using Ferroelectric Negative Capacitance |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体 / ferroelectrics |
| キーワード(2)（和/英） | 負性容量 / negative capacitance |
| キーワード(3)（和/英） | 電界効果トランジスタ / field-effect transistors |
| キーワード(4)（和/英） | デバイスシミュレーション / device simulation |
| キーワード(5)（和/英） | TCAD / TCAD |
| 第 1 著者 氏名（和/英） | 服部 淳一 / Junichi Hattori |
| 第 1 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) AIST(略称：AIST) |
| 第 2 著者 氏名（和/英） | 池上 努 / Tsutomu Ikegami |
| 第 2 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) AIST(略称：AIST) |
| 第 3 著者 氏名（和/英） | 福田 浩一 / Koichi Fukuda |
| 第 3 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) AIST(略称：AIST) |
| 第 4 著者 氏名（和/英） | 太田 裕之 / Hiroyuki Ota |
| 第 4 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) AIST(略称：AIST) |
| 第 5 著者 氏名（和/英） | 右田 真司 / Shinji Migita |
| 第 5 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) AIST(略称：AIST) |
| 第 6 著者 氏名（和/英） | 浅井 栄大 / Hidehiro Asai |
| 第 6 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) AIST(略称：AIST) |
| 発表年月日 | 2018-11-09 |
| 資料番号 | SDM2018-74 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | SDM-291 |
| ページ範囲 | pp.47-52(SDM), |
| ページ数 | 6 |
| 発行日 | 2018-11-01 (SDM) |