| 講演名 | 2018-10-29 Q-RNS MR アルゴリズムのFPGA実装時における最適な基底選択と評価 郡 義弘(奈良先端大), 藤本 大介(奈良先端大), 林 優一(奈良先端大), 本間 尚文(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 公開鍵暗号演算の高速実装法として、モンゴメリ・リダクション(MR)を整数の表現法であるRNS(Residue Number System)を用いて表現することで、公開鍵暗号演算の剰余計算を高速に実行する手法が提案されている。上述の手法が提案された後、複数のアルゴリズムの改良が提案されているが、これらの改良は演算内部における最適化に留まっていた。これに対し、係数の移動により複数回の演算に跨って最適化を行うQ-RNS MR アルゴリズムが提案され演算の高速化が期待されている。一方、Q-RNS MR アルゴリズムの性能評価は理論上のステップ数のみが行われており、乗算器の数やクリティカルパス遅延を左右し、実装時の性能に大きな影響を与える重要なパラメータの１つであるRNS表現における基底に関する議論はこの手法において十分に行われていない。そこで、本研究ではQ-RNS MR アルゴリズムのFPGA実装を行う際に使用する最適な基底の選択と評価を行う |
| 抄録(英) | To improve a computation speed of public cryptography, Montgomery Reduction(MR) and Residue Number System (RNS) are often applied for Modular multiplications. So far, several improved algorithms have been proposed since the proposal of this method, but these algorithms have been limited to optimization within a single computation. On the other hand, a Q-RNS MR algorithm has been proposed. This algorithm focuses on plural calculations and performs optimization by movement of coefficients. However, it is not clear that performance evaluation of this algorithm on an actual circuit because the performance depends on the number and size of basis. In this research, we aim to investigate the suitable bases for implementation by implementing FPGA implementation of the Q-RNSMR algorithm, to implement public key cryptosystem using the Q-RNSMR algorithm and circuit performance evaluation using a selected basis. |
| キーワード(和) | RNS / FPGA / Q-RNS / モンゴメリ乗算 |
| キーワード(英) | RNS / FPGA / Q-RNS / Montgomery multiplication |
| 資料番号 | HWS2018-51,ICD2018-43 |
| 発行日 | 2018-10-22 (HWS, ICD) |
| 研究会情報 | |
| 研究会 | HWS / ICD |
|---|---|
| 開催期間 | 2018/10/29(から1日開催) |
| 開催地（和） | 神戸大 梅田インテリジェントラボラトリ |
| 開催地（英） | Kobe Univ. Umeda Intelligent Laboratory |
| テーマ（和） | ハードウェアセキュリティ, 一般 |
| テーマ（英） | HardwareSecurity, etc. |
| 委員長氏名（和） | 松本 勉(横浜国大) / 日高 秀人(ルネサス エレクトロニクス) |
| 委員長氏名（英） | Tsutomu Matsumoto(Yokohama National Univ.) / Hideto Hidaka(Renesas) |
| 副委員長氏名（和） | 川村 信一(東芝) / 池田 誠(東大) / 永田 真(神戸大) |
| 副委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Ikeda(Univ. of Tokyo) / Makoto Nagata(Kobe Univ.) |
| 幹事氏名（和） | 三浦 典之(神戸大) / 国井 裕樹(セコム) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) |
| 幹事氏名（英） | Noriyuki Miura(Kobe Univ.) / Hiroki Kunii(SECOM) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) |
| 幹事補佐氏名（和） | / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) |
| 幹事補佐氏名（英） | / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Q-RNS MR アルゴリズムのFPGA実装時における最適な基底選択と評価 |
| サブタイトル（和） | |
| タイトル（英） | Selection and evaluation of optimal bases in the case of implementing Q-RNS MR algorithm in FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RNS / RNS |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | Q-RNS / Q-RNS |
| キーワード(4)（和/英） | モンゴメリ乗算 / Montgomery multiplication |
| 第 1 著者 氏名（和/英） | 郡 義弘 / Yoshihiro Kori |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 2 著者 氏名（和/英） | 藤本 大介 / Daisuke Fujimoto |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 3 著者 氏名（和/英） | 林 優一 / Yu-ichi Hayasi |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 4 著者 氏名（和/英） | 本間 尚文 / Naofumi Homma |
| 第 4 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 発表年月日 | 2018-10-29 |
| 資料番号 | HWS2018-51,ICD2018-43 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | HWS-272,ICD-273 |
| ページ範囲 | pp.25-30(HWS), pp.25-30(ICD), |
| ページ数 | 6 |
| 発行日 | 2018-10-22 (HWS, ICD) |