| 講演名 | 2018-10-30 [Poster Presentation] Transmitting Timing Calculation Unit with CPU on FPGA for QZSS Short Message SS-CDMA Communication 小熊 博(富山高専), 河合 怜(富山高専), 浅井 剛(ネクスト・ディメンション), 本良 瑞樹(東北大), 本良 瑞樹(東北大), 亀田 卓(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | We have proposed synchronized Spread-Spectrum Code-Division Multiple-Acc ess (SS-CDMA) communication for location and short message communication system using Quasi-Zenith Satellite System (QZSS) as a safety confirmat ion system at the time of grade disaster. In the previous research, we h ave constructed a transmission timing control system for realizing synch ronous Spread-Spectrum Code-Division Multiple-Access (SS-CDMA) communica tion used in this communication system. Although the system was construc ted using the Micro Control Unit (MCU) and Field Programmable Gate Array (FPGA), it is necessary to consider SoC implementation of the system fo r improving the operating frequency and downsizing. Therefore, we constr uct transmitting timing calculation unit by FPGA which is implemented Ce ntral Processing Unit (CPU) core. The constructed CPU core can be handle d almost in the same way as a normal microcomputer. As a result of the e valuation, it is found that the constructed CPU core as a foothold in So C implementation of the transmission timing control system. |
| 抄録(英) | We have proposed synchronized Spread-Spectrum Code-Division Multiple-Acc ess (SS-CDMA) communication for location and short message communication system using Quasi-Zenith Satellite System (QZSS) as a safety confirmat ion system at the time of grade disaster. In the previous research, we h ave constructed a transmission timing control system for realizing synch ronous Spread-Spectrum Code-Division Multiple-Access (SS-CDMA) communica tion used in this communication system. Although the system was construc ted using the Micro Control Unit (MCU) and Field Programmable Gate Array (FPGA), it is necessary to consider SoC implementation of the system fo r improving the operating frequency and downsizing. Therefore, we constr uct transmitting timing calculation unit by FPGA which is implemented Ce ntral Processing Unit (CPU) core. The constructed CPU core can be handle d almost in the same way as a normal microcomputer. As a result of the e valuation, it is found that the constructed CPU core as a foothold in So C implementation of the transmission timing control system. |
| キーワード(和) | SS-CDMA / FPGA / CPU |
| キーワード(英) | SS-CDMA / FPGA / CPU |
| 資料番号 | SR2018-60 |
| 発行日 | 2018-10-23 (SR) |
| 研究会情報 | |
| 研究会 | SR |
|---|---|
| 開催期間 | 2018/10/30(から2日開催) |
| 開催地（和） | Mandarin Hotel, Bangkok, Thailand |
| 開催地（英） | Mandarin Hotel, Bangkok, Thailand |
| テーマ（和） | SmartCom2018 |
| テーマ（英） | SmartCom2018 |
| 委員長氏名（和） | 梅林 健太(東京農工大) |
| 委員長氏名（英） | Kenta Umebayashi(Tokyo Univ. of Agric. and Tech.) |
| 副委員長氏名（和） | 有吉 正行(NEC) / 亀田 卓(東北大) |
| 副委員長氏名（英） | Masayuki Ariyoshi(NEC) / Suguru Kameda(Tohoku Univ.) |
| 幹事氏名（和） | 石津 健太郎(NICT) / 矢野 一人(ATR) / 石橋 功至(電通大) |
| 幹事氏名（英） | Kentaro Ishidu(NICT) / Kazuto Yano(ATR) / Koji Ishibashi(Univ. of Electro-Comm.) |
| 幹事補佐氏名（和） | Gia Khanh Tran(東工大) / 成枝 秀介(三重大) / 大島 浩嗣(構造計画研) / 太田 真衣(福岡大) / 大山 哲平(富士通研) |
| 幹事補佐氏名（英） | Gia Khanh Tran(Tokyo Inst. of Tech.) / Syusuke Narieda(Mie Univ.) / Koji Ohshima(Kozo Keikaku Engineering) / Mai Ohta(Fukuoka Univ.) / Teppei Oyama(Fujitsu Lab.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Smart Radio |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | [Poster Presentation] Transmitting Timing Calculation Unit with CPU on FPGA for QZSS Short Message SS-CDMA Communication |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SS-CDMA / SS-CDMA |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | CPU / CPU |
| 第 1 著者 氏名（和/英） | 小熊 博 / Hiroshi Oguma |
| 第 1 著者 所属（和/英） | 富山高専(略称：富山高専) National Institute of Technology, Toyama College(略称：NIT, Toyama) |
| 第 2 著者 氏名（和/英） | 河合 怜 / Rei Kawai |
| 第 2 著者 所属（和/英） | 富山高専(略称：富山高専) National Institute of Technology, Toyama College(略称：NIT, Toyama) |
| 第 3 著者 氏名（和/英） | 浅井 剛 / Takeshi Asai |
| 第 3 著者 所属（和/英） | ネクスト・ディメンション(略称：ネクスト・ディメンション) Next Dimension Co. Ltd.(略称：Next Dimension Co. Ltd.) |
| 第 4 著者 氏名（和/英） | 本良 瑞樹 / Mizuki Motoyoshi |
| 第 4 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku University) |
| 第 5 著者 氏名（和/英） | 本良 瑞樹 / Mizuki Motoyoshi |
| 第 5 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku University) |
| 第 6 著者 氏名（和/英） | 亀田 卓 / Suguru Kameda |
| 第 6 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku University) |
| 発表年月日 | 2018-10-30 |
| 資料番号 | SR2018-60 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | SR-274 |
| ページ範囲 | pp.5-6(SR), |
| ページ数 | 2 |
| 発行日 | 2018-10-23 (SR) |