| 講演名 | 2018-09-18 データフロー表現と機械学習アクセラレータへの応用 中田 一紀(筑波技大), 三浦 佳二(関西学院大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 機械学習アルゴリズムのハードウェアアクセラレータの研究が進展している．機械学習ハードウェアを効率的に実装するアプローチとして，データフローグラフによる表現とそれを埋め込むことが重要になりつつある．本研究では，これまでハードウェア実装があまりなされていなかった，（１）位相的データ解析と（２）強化学習について，データフロー表現に着目した実装を試みる．はじめに，先行研究として，機械学習アルゴリズムのデータフロー表現とそれらに対応するハードウェア実装について概観する．次に，ケーススタディとして，位相的データ解析と強化学習のそれぞれのアルゴリズムをデータフローグラフとして表現し，それに基づいた実装について示す．ここでは，データフローをグラフィカルに表現し，かつさまざまな抽象度の演算に応じてHDLを生成するツールとして，MATLAB/SimulinkとHDL Coderを使うことで，効率的に設計できることを示す． |
| 抄録(英) | Researches and development of machine learning accelerators have been rapidly progressing. It is becoming important to represent machine learning algorithms as data flow graph and to embed data flow structure on hardware platforms as an approach to efficiently design machine learning accelerators. In this study, we present to implement hardware accelerators for (i) Topological Data Analysis and (ii) Reinforcement Learning by focusing on their data flow representation. First, we briefly review the previous works on data flow representation of machine learning algorithms and their hardware implementation. Second, as a case study, we represent each algorithm of Topological Data Analysis and Reinforcement Learning as a data flow graph, and their hardware implementation based on the data flow graph. Finally, we show that machine learning accelerators can be efficiently designed by using MATLAB/Simulink and HDL Coder, which is a tool that graphically expresses data flow and generates HDL according to computation of various degrees of abstraction. |
| キーワード(和) | 機械学習 / ハードウェアアクセラレータ / データフローグラフ / FPGA / ハードウェア記述言語 |
| キーワード(英) | Machine Learning / Hardware Accelerator / Data Flow Graph / Field-Programmable Gate Array (FPGA) / Hardware Description Language |
| 資料番号 | RECONF2018-32 |
| 発行日 | 2018-09-10 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2018/9/17(から2日開催) |
| 開催地（和） | LINE Fukuokaカフェスペース |
| 開催地（英） | LINE Fukuoka Cafe Space |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 委員長氏名（和） | 本村 真人(北大) |
| 委員長氏名（英） | Masato Motomura(Hokkaido Univ.) |
| 副委員長氏名（和） | 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) |
| 副委員長氏名（英） | Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) |
| 幹事氏名（和） | 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) |
| 幹事氏名（英） | Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) |
| 幹事補佐氏名（和） | 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データフロー表現と機械学習アクセラレータへの応用 |
| サブタイトル（和） | |
| タイトル（英） | Data Flow Representation and its Applications to Machine Learning Accelerator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 機械学習 / Machine Learning |
| キーワード(2)（和/英） | ハードウェアアクセラレータ / Hardware Accelerator |
| キーワード(3)（和/英） | データフローグラフ / Data Flow Graph |
| キーワード(4)（和/英） | FPGA / Field-Programmable Gate Array (FPGA) |
| キーワード(5)（和/英） | ハードウェア記述言語 / Hardware Description Language |
| 第 1 著者 氏名（和/英） | 中田 一紀 / Kazuki Nakada |
| 第 1 著者 所属（和/英） | 筑波技術大学(略称：筑波技大) Tsukuba University of Technology(略称：Tsukuba Univ. of Tech.) |
| 第 2 著者 氏名（和/英） | 三浦 佳二 / Keiji Miura |
| 第 2 著者 所属（和/英） | 関西学院大学(略称：関西学院大) Kwansei Gakuin University(略称：Kwansei Gakuin Univ.) |
| 発表年月日 | 2018-09-18 |
| 資料番号 | RECONF2018-32 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | RECONF-215 |
| ページ範囲 | pp.73-78(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-09-10 (RECONF) |