講演名 2018-08-09
SRAMの安定性自己修復手法における複数回ストレス印加の効果
水谷 朋子(東大), 竹内 潔(東大), 更屋 拓哉(東大), 小林 正治(東大), 平本 俊郎(東大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ランダムしきい値電圧 (VTH) ばらつきにより劣化したSRAMセルの安定性を向上させる「安定性自己修復技術」において,ストレスを複数回に分けて印加する手法を提案する.65nm技術で作製したFD SOTB 6T-SRAM デバイスマトリックスアレイ (DMA) TEGを用いて,従来のストレスを1回印加する手法と比較し,SRAMデータ保持電圧 (DRV) を,より効果的に低下できること確認した. bulk FETsはSOTB FETsよりVTHばらつきが大きいため,セルの安定性を修復するには,SOTB SRAMセルより大きなVTHシフトが必要になる.本研究では,bulk SRAMセルでも本手法の効果を実証した.
抄録(英) A new version applying multiple stress of the post fabrication SRAM self-improvement technique, which improves SRAM cell stability degraded due to random threshold voltage (VTH) variability, is proposed. It is demonstrated that, using a device matrix array (DMA) TEG with FD SOTB 6T SRAM cells fabricated by the 65 nm technology, the lowering of data retention voltage (DRV) is more effectively achieved than using the previously proposed single stress technique. Contrary to SOTB FETs with small variability, bulk FETs have larger variability and a larger VTH shift is required to improve the cell stability in bulk SRAM than in STOB SRAM. In this study, we also demonstrated the effectiveness of our method with the bulk SRAM.
キーワード(和) SRAM / ばらつき / セル安定性
キーワード(英) SRAM / variability / cell stability
資料番号 SDM2018-49,ICD2018-36
発行日 2018-07-31 (SDM, ICD)

研究会情報
研究会 SDM / ICD / ITE-IST
開催期間 2018/8/7(から3日開催)
開催地(和) 北海道大学大学院情報科学研究科 M棟M151
開催地(英) Hokkaido Univ., Graduate School of IST M Bldg., M151
テーマ(和) アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用
テーマ(英) Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications
委員長氏名(和) 品田 高宏(東北大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大)
委員長氏名(英) Takahiro Shinada(Tohoku Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo University of Science)
副委員長氏名(和) 平野 博茂(パナソニック・タワージャズ) / 永田 真(神戸大) / 大竹 浩(NHK) / 秋田 純一(金沢大)
副委員長氏名(英) Hiroshige Hirano(TowerJazz Panasonic) / Makoto Nagata(Kobe Univ.) / Hiroshi Ohtake(NHK) / Junichi Akita(Kanazawa Univ.)
幹事氏名(和) 池田 浩也(静岡大) / 諸岡 哲(東芝メモリー) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 池辺 将之(北海道大)
幹事氏名(英) Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Masayuki Ikebe(Hokkaido Univ.)
幹事補佐氏名(和) 森 貴洋(産総研) / 小林 伸彰(日大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大)
幹事補佐氏名(英) Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies
本文の言語 JPN
タイトル(和) SRAMの安定性自己修復手法における複数回ストレス印加の効果
サブタイトル(和)
タイトル(英) Effect of multiple stress application in post-fabrication cell stability self-improvement in SRAM cell array
サブタイトル(和)
キーワード(1)(和/英) SRAM / SRAM
キーワード(2)(和/英) ばらつき / variability
キーワード(3)(和/英) セル安定性 / cell stability
第 1 著者 氏名(和/英) 水谷 朋子 / Tomoko Mizutani
第 1 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:Univ. of Tokyo)
第 2 著者 氏名(和/英) 竹内 潔 / Kiyoshi Takeuchi
第 2 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:Univ. of Tokyo)
第 3 著者 氏名(和/英) 更屋 拓哉 / Takuya Saraya
第 3 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:Univ. of Tokyo)
第 4 著者 氏名(和/英) 小林 正治 / Masaharu Kobayashi
第 4 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:Univ. of Tokyo)
第 5 著者 氏名(和/英) 平本 俊郎 / Toshiro Hiramoto
第 5 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:Univ. of Tokyo)
発表年月日 2018-08-09
資料番号 SDM2018-49,ICD2018-36
巻番号(vol) vol.118
号番号(no) SDM-172,ICD-173
ページ範囲 pp.121-126(SDM), pp.121-126(ICD),
ページ数 6
発行日 2018-07-31 (SDM, ICD)