| 講演名 | 2018-08-08 ［依頼講演］パスゲートトランジスタの対称性を向上した28nmHKMG 10TデュアルポートSRAMセル 石井 雄一郎(ルネサス エレクトロニクス), 田中 美紀(ルネサス エレクトロニクス), 藪内 誠(ルネサス エレクトロニクス), 澤田 陽平(ルネサス エレクトロニクス), 田中 信二(ルネサス エレクトロニクス), 新居 浩二(ルネサス エレクトロニクス), Tien Yu Lu(ユナイテッド・マイクロエレクトロニクス), Chun Hsien Huang(ユナイテッド・マイクロエレクトロニクス), Shou Sian Chen(ユナイテッド・マイクロエレクトロニクス), Yu Tse Kuo(ユナイテッド・マイクロエレクトロニクス), Ching Cheng Lung(ユナイテッド・マイクロエレクトロニクス), Osbert Cheng(ユナイテッド・マイクロエレクトロニクス), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 従来の8TデュアルポートSRAMセルに対して, パスゲートトランジスタの対称性を向上し, リード・ライトディスターブ状態下でのリード・ライトマージンを改善した, 10TデュアルポートSRAMセルについて提案する. 提案セルはパスゲートの拡散層の形状をそろえ，ゲートを介した高抵抗な電流パスを無くすことで，従来セルで見られたセル電流のオフセットを改善した．実デバイスでの測定で20%のセル電流, 15mVのSNMの向上をそれぞれ確認した. 28nmHKMGプロセスを用いて提案セルを用いた256kbit容量のDP-SRAMマクロを試作した. ディスターブ状態での動作下限電圧は0.53Vであり, 従来マクロと比較して90mV改善した. |
| 抄録(英) | We propose a highly symmetrical 10T 2-read/write (2RW) dual-port (DP) SRAM bitcell in 28-nm high-k/metal-gate planar bulk CMOS. It replaces the conventional 8T 2RW DP SRAM bitcell without any area overhead. It significantly improves robustness of process variations and an asymmetric issue between the true and bar bitline pairs. Measured data show that read current (Iread) and SNM are respectively boosted by +20% and +15 mV by introducing proposed bitcell with enlarged pull-down (PD) and pass-gate (PG) NMOSs. Measured Vmin of proposed 256-kbit 10T DP SRAM is 0.53 V at TT process, 25°C under the worst access condition with read/write disturbances, improved by 90 mV (15%) compared to the conventional one. |
| キーワード(和) | デュアルポート / ビットセル / リードディスターブ / ライトディスターブ |
| キーワード(英) | SRAM / Dual Port / bitcell / 8T / 10T / read disturbance / write disturbance |
| 資料番号 | SDM2018-40,ICD2018-27 |
| 発行日 | 2018-07-31 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | SDM / ICD / ITE-IST |
|---|---|
| 開催期間 | 2018/8/7(から3日開催) |
| 開催地（和） | 北海道大学大学院情報科学研究科 M棟M151 |
| 開催地（英） | Hokkaido Univ., Graduate School of IST M Bldg., M151 |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 委員長氏名（和） | 品田 高宏(東北大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) |
| 委員長氏名（英） | Takahiro Shinada(Tohoku Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo University of Science) |
| 副委員長氏名（和） | 平野 博茂(パナソニック・タワージャズ) / 永田 真(神戸大) / 大竹 浩(NHK) / 秋田 純一(金沢大) |
| 副委員長氏名（英） | Hiroshige Hirano(TowerJazz Panasonic) / Makoto Nagata(Kobe Univ.) / Hiroshi Ohtake(NHK) / Junichi Akita(Kanazawa Univ.) |
| 幹事氏名（和） | 池田 浩也(静岡大) / 諸岡 哲(東芝メモリー) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 池辺 将之(北海道大) |
| 幹事氏名（英） | Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Masayuki Ikebe(Hokkaido Univ.) |
| 幹事補佐氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) |
| 幹事補佐氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［依頼講演］パスゲートトランジスタの対称性を向上した28nmHKMG 10TデュアルポートSRAMセル |
| サブタイトル（和） | |
| タイトル（英） | [Invited Lecture] A Highly Symmetrical 10T 2-Read/Write Dual-port SRAM Bitcell Design In 28nm High-k/Metal-gate Planar Bulk CMOS Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | デュアルポート / SRAM |
| キーワード(2)（和/英） | ビットセル / Dual Port |
| キーワード(3)（和/英） | リードディスターブ / bitcell |
| キーワード(4)（和/英） | ライトディスターブ / 8T |
| キーワード(5)（和/英） | / 10T |
| キーワード(6)（和/英） | / read disturbance |
| キーワード(7)（和/英） | / write disturbance |
| 第 1 著者 氏名（和/英） | 石井 雄一郎 / Yuichiro Ishii |
| 第 1 著者 所属（和/英） | ルネサス エレクトロニクス(略称：ルネサス エレクトロニクス) Renesas Electronics(略称：Renesas) |
| 第 2 著者 氏名（和/英） | 田中 美紀 / Miki Tanaka |
| 第 2 著者 所属（和/英） | ルネサス エレクトロニクス(略称：ルネサス エレクトロニクス) Renesas Electronics(略称：Renesas) |
| 第 3 著者 氏名（和/英） | 藪内 誠 / Makoto Yabuuchi |
| 第 3 著者 所属（和/英） | ルネサス エレクトロニクス(略称：ルネサス エレクトロニクス) Renesas Electronics(略称：Renesas) |
| 第 4 著者 氏名（和/英） | 澤田 陽平 / Yohei Sawada |
| 第 4 著者 所属（和/英） | ルネサス エレクトロニクス(略称：ルネサス エレクトロニクス) Renesas Electronics(略称：Renesas) |
| 第 5 著者 氏名（和/英） | 田中 信二 / Shinji Tanaka |
| 第 5 著者 所属（和/英） | ルネサス エレクトロニクス(略称：ルネサス エレクトロニクス) Renesas Electronics(略称：Renesas) |
| 第 6 著者 氏名（和/英） | 新居 浩二 / Koji Nii |
| 第 6 著者 所属（和/英） | ルネサス エレクトロニクス(略称：ルネサス エレクトロニクス) Renesas Electronics(略称：Renesas) |
| 第 7 著者 氏名（和/英） | Tien Yu Lu / Tien Yu Lu |
| 第 7 著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション(略称：ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation(略称：UMC) |
| 第 8 著者 氏名（和/英） | Chun Hsien Huang / Chun Hsien Huang |
| 第 8 著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション(略称：ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation(略称：UMC) |
| 第 9 著者 氏名（和/英） | Shou Sian Chen / Shou Sian Chen |
| 第 9 著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション(略称：ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation(略称：UMC) |
| 第 10 著者 氏名（和/英） | Yu Tse Kuo / Yu Tse Kuo |
| 第 10 著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション(略称：ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation(略称：UMC) |
| 第 11 著者 氏名（和/英） | Ching Cheng Lung / Ching Cheng Lung |
| 第 11 著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション(略称：ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation(略称：UMC) |
| 第 12 著者 氏名（和/英） | Osbert Cheng / Osbert Cheng |
| 第 12 著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション(略称：ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation(略称：UMC) |
| 発表年月日 | 2018-08-08 |
| 資料番号 | SDM2018-40,ICD2018-27 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | SDM-172,ICD-173 |
| ページ範囲 | pp.83-88(SDM), pp.83-88(ICD), |
| ページ数 | 6 |
| 発行日 | 2018-07-31 (SDM, ICD) |