| 講演名 | 2018-08-08 3D-NANDフラッシュメモリの製造技術を用いた新しい積層型論理回路の研究 鈴木 章矢(湘南工科大), 渡辺 重佳(湘南工科大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 3Dフラッシュメモリの製造技術を用いた新しい回路設計を提案した。また従来の方式（平面型LUT方式、積層型LUT方式）と提案方式（平面型提案方式、積層型提案方式）をそれぞれ比較した。新方式の採用により、トランジスタ数では入力数が増加するにつれて減少率も増加し約50%、シリコン柱では50%、パターン面積では50%従来の方式（積層型LUT方式）と比較して縮小できる。 |
| 抄録(英) | Novel new stacked type logic circuit with fabrication technology of 3D flash memory has been newly proposed. Also, These compared the conventional method (planar LUT scheme, stacked LUT scheme) with the proposed method (proposal planar scheme, stacked proposal scheme). Number of transistors of stacked proposal scheme is by about 50% smaller than stacked LUT scheme. In addition, the number of silicon pillars can be reduced by 50% and the pattern area by 50%. |
| キーワード(和) | 3Dフラッシュメモリ / Fe-FET / LUT / 分極反転 / 積層論理LSI |
| キーワード(英) | 3D flash memory / Fe-FET / LUT / Polarization reversal / Stacked logic LSI |
| 資料番号 | SDM2018-43,ICD2018-30 |
| 発行日 | 2018-07-31 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | SDM / ICD / ITE-IST |
|---|---|
| 開催期間 | 2018/8/7(から3日開催) |
| 開催地（和） | 北海道大学大学院情報科学研究科 M棟M151 |
| 開催地（英） | Hokkaido Univ., Graduate School of IST M Bldg., M151 |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 委員長氏名（和） | 品田 高宏(東北大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) |
| 委員長氏名（英） | Takahiro Shinada(Tohoku Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo University of Science) |
| 副委員長氏名（和） | 平野 博茂(パナソニック・タワージャズ) / 永田 真(神戸大) / 大竹 浩(NHK) / 秋田 純一(金沢大) |
| 副委員長氏名（英） | Hiroshige Hirano(TowerJazz Panasonic) / Makoto Nagata(Kobe Univ.) / Hiroshi Ohtake(NHK) / Junichi Akita(Kanazawa Univ.) |
| 幹事氏名（和） | 池田 浩也(静岡大) / 諸岡 哲(東芝メモリー) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 池辺 将之(北海道大) |
| 幹事氏名（英） | Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Masayuki Ikebe(Hokkaido Univ.) |
| 幹事補佐氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) |
| 幹事補佐氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3D-NANDフラッシュメモリの製造技術を用いた新しい積層型論理回路の研究 |
| サブタイトル（和） | 従来のLUT方式、平面型との比較 |
| タイトル（英） | Study of new stacked type logic circuit with fabrication technology of 3D NAND flash memory |
| サブタイトル（和） | Comparison with conventional LUT scheme, and planar typescheme |
| キーワード(1)（和/英） | 3Dフラッシュメモリ / 3D flash memory |
| キーワード(2)（和/英） | Fe-FET / Fe-FET |
| キーワード(3)（和/英） | LUT / LUT |
| キーワード(4)（和/英） | 分極反転 / Polarization reversal |
| キーワード(5)（和/英） | 積層論理LSI / Stacked logic LSI |
| 第 1 著者 氏名（和/英） | 鈴木 章矢 / Fumiya Suzuki |
| 第 1 著者 所属（和/英） | 湘南工科大学(略称：湘南工科大) Shonan Institute of technology(略称：Shonan Inst. of Tech.) |
| 第 2 著者 氏名（和/英） | 渡辺 重佳 / Sigeyoshi Watanabe |
| 第 2 著者 所属（和/英） | 湘南工科大学(略称：湘南工科大) Shonan Institute of technology(略称：Shonan Inst. of Tech.) |
| 発表年月日 | 2018-08-08 |
| 資料番号 | SDM2018-43,ICD2018-30 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | SDM-172,ICD-173 |
| ページ範囲 | pp.95-100(SDM), pp.95-100(ICD), |
| ページ数 | 6 |
| 発行日 | 2018-07-31 (SDM, ICD) |