| 講演名 | 2018-07-26 パス遅延故障に基づくハードウェアトロイの系統的挿入法とその評価 伊東 燦(東北大), 上野 嶺(東北大), 本間 尚文(東北大), 青木 孝文(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，パス遅延故障に基づくハードウェアトロイ(PDHT: Path Delay Hardware Trojan) の非決定的かつ解析的な挿入法を示す．既存のPDHT 挿入法では決定的な手法を用いてトロイ挿入パスを選択した上で，パス遅延故障を意図的に引き起こすように遺伝的アルゴリズムを用いて回路を改変する．一方で，同手法はトロイ挿入パス選択法を検出に利用することでPDHT を容易に検出できるため，PDHT が現実的な脅威になりうるか不明であった．また，遺伝的アルゴリズムの非再現性からPDHT 検出率の解析的かつ定性的な評価が困難だった．これに対し，提案挿入法では非決定的な手法を用いてパスを選択し，解析的な手法を用いて回路を改変する．本稿では，まず，PDHTの検出率と乗算器のグリッチに関係があることを示した上で，それを利用した非決定的かつ解析的なPDHT 挿入法を提案する．さらに，PDHT が挿入された乗算器に対するモンテカルロテストによる検出率を評価することで，提案PDHT が公開鍵暗号ハードウェアに対する現実的な脅威となりうることを示す． |
| 抄録(英) | This paper presents a non-reversible and analytical method for inserting a path delay hardware Trojan (PDHT). The conventional PDHT-insertion method can be detected by reversing the insertion algorithm. In addition, because there was no analytical method, it employs a meta heuristics. This paper first shows that there is a non-trivial relation between PDHT-detectability and dynamic hazard, and then proposes a non-reversible PDHT-insertion method according to the relation. The proposed PDHT is evaluated through an experimental detection using Monte-Carlo test. Consequently, we confirm that the proposed PDHT insertion method can be a practical threat for public-key cryptographic hardware including multipliers. |
| キーワード(和) | ハードウェアトロイ / パス遅延故障 / 並列乗算器 / 公開鍵暗号ハードウェア / バグ利用攻撃 |
| キーワード(英) | Hardware Trojan / Path delay fault / Parallel multipliers / Public key cryptographic hardware / Bug attack |
| 資料番号 | ISEC2018-44,SITE2018-36,HWS2018-41,ICSS2018-47,EMM2018-43 |
| 発行日 | 2018-07-18 (ISEC, SITE, HWS, ICSS, EMM) |
| 研究会情報 | |
| 研究会 | HWS / ISEC / SITE / ICSS / EMM / IPSJ-CSEC / IPSJ-SPT |
|---|---|
| 開催期間 | 2018/7/25(から2日開催) |
| 開催地（和） | 札幌コンベンションセンター |
| 開催地（英） | Sapporo Convention Center |
| テーマ（和） | セキュリティ、一般 |
| テーマ（英） | Security, etc. |
| 委員長氏名（和） | 松本 勉(横浜国大) / 藤岡 淳(神奈川大) / 森住 哲也(神奈川大) / 白石 善明(神戸大) / 岩村 惠市(東京理科大) |
| 委員長氏名（英） | Tsutomu Matsumoto(Yokohama National Univ.) / Atsushi Fujioka(Kanagawa Univ.) / Tetsuya Morizumi(Kanagawa Univ.) / Yoshiaki Shiraishi(Kobe Univ.) / Keiichi Iwamura(TUC) |
| 副委員長氏名（和） | 川村 信一(東芝) / 池田 誠(東大) / 盛合 志帆(NICT) / 廣瀬 勝一(福井大) / 小川 賢(神戸学院大) / 大谷 卓史(吉備国際大) / 高倉 弘喜(NII) / 吉岡 克成(横浜国大) / 栗林 稔(岡山大) / 小嶋 徹也(東京高専) |
| 副委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Ikeda(Univ. of Tokyo) / Shiho Moriai(NICT) / Shoichi Hirose(Univ. of Fukui) / Masaru Ogawa(Kobe Gakuin Univ.) / Takushi Otani(Kibi International Univ.) / Hiroki Takakura(NII) / Katsunari Yoshioka(Yokohama National Univ.) / Minoru Kuribayashi(Okayama Univ.) / Tetsuya Kojima(NIT,Tokyo College) |
| 幹事氏名（和） | 三浦 典之(神戸大) / 国井 裕樹(セコム) / 大東 俊博(東海大) / 江村 恵太(NICT) / 川口 嘉奈子(東京藝術大) / 壁谷 彰慶(東洋英和女学院大) / 神谷 和憲(NTT) / 笠間 貴弘(NICT) / 姜 玄浩(東京高専) / 村田 晴美(中京大) |
| 幹事氏名（英） | Noriyuki Miura(Kobe Univ.) / Hiroki Kunii(SECOM) / Toshihiro Ohigashi(Tokai Univ.) / Keita Emura(NICT) / Kanako Kawaguchi(Tokyo Univ. of the Arts) / Akiyoshi Kabeya(Toyo Eiwa Univ.) / Kazunori Kamiya(NTT) / Takahiro Kasama(NICT) / Kan Hyonho(NIT, Tokyo) / Harumi Murata(Tyukyo Univ.) |
| 幹事補佐氏名（和） | / 面 和成(筑波大) / 須賀 祐治(インターネットイニシアティブ) / 加藤 尚徳(KDDI総合研究所) / 吉永 敦征(山口県立大) / 鈴木 大助(北陸大) / 山田 明(KDDI labs.) / 木藤 圭亮(三菱電機) / 秋山 寛子(長野高専) / 金田 北洋(キヤノン) |
| 幹事補佐氏名（英） | / Kazunari Omote(Tsukuba Univ.) / Yuuji Suga(IIJ) / Hisanori Kato(KDDI Research) / Nobuyuki Yoshinaga(Yamaguchi Pref Univ.) / Daisuke Suzuki(Hokuriku Univ.) / Akira Yamada(KDDI labs.) / Keisuke Kito(Mitsubishi Electric) / Hiroko Akiyama(National Institute of Technology, Nagano College) / キタヒロ カネダ(CANON) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on Information Security / Technical Committee on Social Implications of Technology and Information Ethics / Technical Committee on Information and Communication System Security / Technical Committee on Enriched MultiMedia / Special Interest Group on Computer Security / Special Interest Group on Security Psychology and Trust |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パス遅延故障に基づくハードウェアトロイの系統的挿入法とその評価 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Systematic Insertion of Hardware Trojan Based on Path Delay |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェアトロイ / Hardware Trojan |
| キーワード(2)（和/英） | パス遅延故障 / Path delay fault |
| キーワード(3)（和/英） | 並列乗算器 / Parallel multipliers |
| キーワード(4)（和/英） | 公開鍵暗号ハードウェア / Public key cryptographic hardware |
| キーワード(5)（和/英） | バグ利用攻撃 / Bug attack |
| 第 1 著者 氏名（和/英） | 伊東 燦 / Akira Ito |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 上野 嶺 / Rei Ueno |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 本間 尚文 / Naofumi Homma |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 4 著者 氏名（和/英） | 青木 孝文 / Takafumi Aoki |
| 第 4 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 発表年月日 | 2018-07-26 |
| 資料番号 | ISEC2018-44,SITE2018-36,HWS2018-41,ICSS2018-47,EMM2018-43 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | ISEC-151,SITE-152,HWS-153,ICSS-154,EMM-155 |
| ページ範囲 | pp.349-356(ISEC), pp.349-356(SITE), pp.349-356(HWS), pp.349-356(ICSS), pp.349-356(EMM), |
| ページ数 | 8 |
| 発行日 | 2018-07-18 (ISEC, SITE, HWS, ICSS, EMM) |