| 講演名 | 2018-07-31 マルチノードFPGAを用いた低遅延ストリームデータ結合処理 松下 紘嗣(電通大), 策力 木格(電通大), 吉永 努(電通大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究報告では，低遅延なストリームデータ結合処理を行うアルゴリズムをマルチノードで実行できるように拡張する手法を提案し，その実装と性能評価について述べる．我々の研究室では，これまでLow-Latency Handshake Joinのシングルノード実装およびHandshake Joinのマルチノード実装について報告した．前者は低遅延なHandshake Joinが実行可能であるが，そのままマルチノード実行することは難しかった．そこで，Low-Latency Handshake Joinアルゴリズムを元に，ノード間に跨るデータの結合状態管理方式を変更し，低遅延でのストリームデータ結合をマルチノード実行できるように改良した．実験の結果，単一実行でLow-Latency Handshake Joinと同程度のレイテンシを示すと共に，マルチノードでの実行の際に並列処理による性能向上を達成することを確認した． |
| 抄録(英) | This paper proposes an implementation of low-latency stream data join processing for multiple FPGA nodes. We reported implementations of Low-Latency Handshake Join on a single FPGA and a multi-node version of Handshake Join, each other, in the past. However, the former is not easy to extend for multi-node execution because of its complicated data management across the nodes. Therefore, we modified the original Low-Latency Handshake Join algorithm so as to eliminate complicated status management of tuple data across the nodes to be easily extendable for multi-node execution. Based on our experiment, we show that the proposed implementation achieves a comparable latency on a single node, as well as scalable performance gain on multiple nodes. |
| キーワード(和) | FPGA / 結合演算 / ストリームデータ処理 / Handshake Join / Low-Latency Handshake Join / マルチノード |
| キーワード(英) | FPGA / join operation / stream data processing / Handshake Join / Low-Latency Handshake Join / multiple nodes |
| 資料番号 | CPSY2018-17 |
| 発行日 | 2018-07-23 (CPSY) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2018/7/30(から3日開催) |
| 開催地（和） | 熊本市国際交流会館 |
| 開催地（英） | Kumamoto City International Center |
| テーマ（和） | 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 委員長氏名（和） | 中野 浩嗣(広島大) / 福本 聡(首都大東京) / 五島 正裕(NII) |
| 委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Masahiro Goshima(NII) |
| 副委員長氏名（和） | 入江 英嗣(東大) / 三吉 貴史(富士通研) / 高橋 寛(愛媛大) |
| 副委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Hiroshi Takahashi(Ehime Univ.) |
| 幹事氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
| 幹事氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
| 幹事補佐氏名（和） | 伊藤 靖朗(広島大) / 津邑 公暁(名工大) |
| 幹事補佐氏名（英） | Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチノードFPGAを用いた低遅延ストリームデータ結合処理 |
| サブタイトル（和） | |
| タイトル（英） | Low-Latency Stream Data Join on Multiple FPGA Nodes |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 結合演算 / join operation |
| キーワード(3)（和/英） | ストリームデータ処理 / stream data processing |
| キーワード(4)（和/英） | Handshake Join / Handshake Join |
| キーワード(5)（和/英） | Low-Latency Handshake Join / Low-Latency Handshake Join |
| キーワード(6)（和/英） | マルチノード / multiple nodes |
| 第 1 著者 氏名（和/英） | 松下 紘嗣 / Koushi Matsushita |
| 第 1 著者 所属（和/英） | 電気通信大学(略称：電通大) The University of Electro-Communications(略称：UEC) |
| 第 2 著者 氏名（和/英） | 策力 木格 / Celimuge WU |
| 第 2 著者 所属（和/英） | 電気通信大学(略称：電通大) The University of Electro-Communications(略称：UEC) |
| 第 3 著者 氏名（和/英） | 吉永 努 / Tsutomu Yoshinaga |
| 第 3 著者 所属（和/英） | 電気通信大学(略称：電通大) The University of Electro-Communications(略称：UEC) |
| 発表年月日 | 2018-07-31 |
| 資料番号 | CPSY2018-17 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | CPSY-165 |
| ページ範囲 | pp.71-76(CPSY), |
| ページ数 | 6 |
| 発行日 | 2018-07-23 (CPSY) |