| 講演名 | 2018-06-25 高性能GaN MOSFET実現に向けたSiO2/GaN界面制御 細井 卓治(阪大), 山田 高寛(阪大), 野崎 幹人(阪大), 高橋 言諸(産総研), 山田 永(産総研), 清水 三聡(産総研), 吉越 章隆(原子力機構), 志村 考功(阪大), 渡部 平司(阪大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | GaN MOSFETは高耐圧・低損失スイッチング素子として期待されているが、その実現には良質な絶縁膜および絶縁膜/GaN界面が必須である。熱酸化やスパッタ成膜により形成したGaOx/GaN界面は良好な電気特性を示すが、GaOx膜厚制御性や平坦性に課題があった。本研究では、SiO2ゲート絶縁膜堆積時に形成されるGaOx界面層を利用して良質かつ急峻なMOS界面を実現する一方で、Post-deposition annealing（PDA）処理によるSiO2層中へのGa拡散が絶縁破壊耐圧を劣化させることを明らかにした。また急速熱処理によるPDAがGa拡散を抑制し、高い絶縁破壊耐圧と優れた界面特性を両立することを示した。 |
| 抄録(英) | A high-quality gate insulator together with low interface states is indispensable for GaN-based power MOSFETs. We have recently reported low interface state density of GaOx/GaN structures formed by thermal oxidation or sputter deposition, while surface morphology of GaOx layer was concerned. In this work, plasma-enhanced CVD-deposition of SiO2 films on GaN surface forming GaOx interlayers was carried out. Although the fabricated SiO2/GaOx/GaN structures with post-deposition annealing exhibited low interface state densities, Ga diffusion into SiO2 layers severely degraded the insulating properties. We also demonstrated that the PDA based on rapid thermal processing is beneficial in suppressing Ga diffusion, leading to high-quality interface together with superior insulating property. |
| キーワード(和) | 窒化ガリウム（GaN） / SiO2ゲート絶縁膜, / MOSデバイス / 界面 / 信頼性 |
| キーワード(英) | GaN / SiO2 / MOS devices / interface / reliability |
| 資料番号 | SDM2018-18 |
| 発行日 | 2018-06-18 (SDM) |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2018/6/25(から1日開催) |
| 開催地（和） | 名古屋大学 VBL３F |
| 開催地（英） | Nagoya Univ. VBL3F |
| テーマ（和） | MOSデバイス・メモリ高性能化－材料・プロセス技術 （応用物理学会、シリコンテクノロジー分科会との合同開催） |
| テーマ（英） | Material Science and Process Technology for MOS Devices and Memories |
| 委員長氏名（和） | 品田 高宏(東北大) |
| 委員長氏名（英） | Takahiro Shinada(Tohoku Univ.) |
| 副委員長氏名（和） | 平野 博茂(パナソニック・タワージャズ) |
| 副委員長氏名（英） | Hiroshige Hirano(TowerJazz Panasonic) |
| 幹事氏名（和） | 池田 浩也(静岡大) / 諸岡 哲(東芝メモリー) |
| 幹事氏名（英） | Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY) |
| 幹事補佐氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) |
| 幹事補佐氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高性能GaN MOSFET実現に向けたSiO2/GaN界面制御 |
| サブタイトル（和） | |
| タイトル（英） | Control of SiO2/GaN Interface for High-performance GaN MOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 窒化ガリウム（GaN） / GaN |
| キーワード(2)（和/英） | SiO2ゲート絶縁膜, / SiO2 |
| キーワード(3)（和/英） | MOSデバイス / MOS devices |
| キーワード(4)（和/英） | 界面 / interface |
| キーワード(5)（和/英） | 信頼性 / reliability |
| 第 1 著者 氏名（和/英） | 細井 卓治 / Tauji Hosoi |
| 第 1 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka Unviersity(略称：Osaka Univ.) |
| 第 2 著者 氏名（和/英） | 山田 高寛 / Takahiro Yamada |
| 第 2 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka Unviersity(略称：Osaka Univ.) |
| 第 3 著者 氏名（和/英） | 野崎 幹人 / Mikito Nozaki |
| 第 3 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka Unviersity(略称：Osaka Univ.) |
| 第 4 著者 氏名（和/英） | 高橋 言諸 / Tokio Takahashi |
| 第 4 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) National Institute of Advanced Industrial Science and Technology(略称：AIST) |
| 第 5 著者 氏名（和/英） | 山田 永 / Hisashi Yamada |
| 第 5 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) National Institute of Advanced Industrial Science and Technology(略称：AIST) |
| 第 6 著者 氏名（和/英） | 清水 三聡 / Mitsuaki Shimizu |
| 第 6 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) National Institute of Advanced Industrial Science and Technology(略称：AIST) |
| 第 7 著者 氏名（和/英） | 吉越 章隆 / Akitaka Yoshigoe |
| 第 7 著者 所属（和/英） | 日本原子力研究開発機構(略称：原子力機構) Japan Atomic Energy Agency(略称：JAEA) |
| 第 8 著者 氏名（和/英） | 志村 考功 / Takayoshi Shimura |
| 第 8 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka Unviersity(略称：Osaka Univ.) |
| 第 9 著者 氏名（和/英） | 渡部 平司 / Heiji Watanabe |
| 第 9 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka Unviersity(略称：Osaka Univ.) |
| 発表年月日 | 2018-06-25 |
| 資料番号 | SDM2018-18 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | SDM-110 |
| ページ範囲 | pp.11-14(SDM), |
| ページ数 | 4 |
| 発行日 | 2018-06-18 (SDM) |