講演名 | 2018-06-15 再収斂による計算誤りに耐性を持つストカスティック数複製器を用いた活性化関数の実装と評価 石川 遼太(早大), 多和田 雅師(早大), 柳澤 政生(早大), 戸川 望(早大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | ニューラルネットワークなどの機械学習アプリケーションや,画像処理アプリケーションの一部では,ハードウェア実装する際に高い精度の結果を出力することよりも回路面積が小さいことが要求される場合がある.そのようなアプリケーションでは活性化関数が重要な役割を果たしているが,活性化関数が非線形変換関数であるときハードウェア実装した回路面積が大きくなる.一方,概算演算の一種であり回路面積を抑えられる計算手法としてストカスティックコンピューティングによる活性化関数の実装が注目を集めている.本稿では,ストカスティック数複製器を導入し,そのストカスティック数複製器を用いて再収斂パスが存在する活性化関数のストカスティック回路を実装し評価する.従来のフリップフロップによるストカスティック数複製器での回路実装や,有限状態機械によるストカスティック回路実装と比べて,出力結果の誤差を20%以上削減した.また,本稿で実装した回路は従来の2進数で演算する活性化関数回路に比べて回路面積を1/100以下に削減した. |
抄録(英) | |
キーワード(和) | ストカスティックコンピューティング / ストカスティック数 / ストカスティック数複製器 / 再収斂パス / ビット並び替え |
キーワード(英) | |
資料番号 | CAS2018-32,VLD2018-35,SIP2018-52,MSS2018-32 |
発行日 | 2018-06-07 (CAS, VLD, SIP, MSS) |
研究会情報 | |
研究会 | CAS / SIP / MSS / VLD |
---|---|
開催期間 | 2018/6/14(から2日開催) |
開催地(和) | 北海道大学フロンティア応用科学研究棟 |
開催地(英) | Hokkaido Univ. (Frontier Research in Applied Sciences Build.) |
テーマ(和) | システムと信号処理および一般 |
テーマ(英) | System and Signal Processing, etc |
委員長氏名(和) | 岡崎 秀晃(湘南工科大) / 村松 正吾(新潟大) / 名嘉村 盛和(琉球大) / 峯岸 孝行(三菱電機) |
委員長氏名(英) | Hideaki Okazaki(Shonan Inst. of Tech.) / Shogo Muramatsu(Niigata Univ.) / Morikazu Nakamura(Univ. of Ryukyus) / Noriyuki Minegishi(Mitsubishi Electric) |
副委員長氏名(和) | 山脇 大造(日立) / 相川 直幸(東京理科大) / 林 和則(阪市大) / 髙井 重昌(阪大) / 戸川 望(早大) |
副委員長氏名(英) | Taizo Yamawaki(Hitachi) / Naoyuki Aikawa(TUS) / Kazunori Hayashi(Osaka City Univ) / Shigemasa Takai(Osaka Univ.) / Nozomu Togawa(Waseda Univ.) |
幹事氏名(和) | 橘 俊宏(湘南工科大) / 中村 洋平(日立) / 渡邊 修(拓殖大) / 中本 昌由(広島大学) / 豊嶋 伊知郎(東芝エネルギーシステムズ) / 金澤 尚史(阪大) / 新田 高庸(NTT) / 小平 行秀(会津大) |
幹事氏名(英) | Toshihiro Tachibana(Shonan Inst. of Tech.) / Yohei Nakamura(Hitachi) / Osamu Watanabe(Takushoku Univ.) / Masayoshi Nakamoto(Hiroshima Univ.) / Ichiro Toyoshima(Toshiba) / Takahumi Kanazawa(Osaka Univ.) / Koyo Nitta(NTT) / Yukihide Odaira(Aizu Univ.) |
幹事補佐氏名(和) | 山口 基(ルネサスエレクトロニクス) / / 金城 秀樹(沖縄大) |
幹事補佐氏名(英) | Motoi Yamaguchi(Renesas Electronics) / / Hideki Kinjo(Okinawa Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Circuits and Systems / Technical Committee on Signal Processing / Technical Committee on Mathematical Systems Science and its applications / Technical Committee on VLSI Design Technologies |
---|---|
本文の言語 | JPN |
タイトル(和) | 再収斂による計算誤りに耐性を持つストカスティック数複製器を用いた活性化関数の実装と評価 |
サブタイトル(和) | |
タイトル(英) | |
サブタイトル(和) | |
キーワード(1)(和/英) | ストカスティックコンピューティング |
キーワード(2)(和/英) | ストカスティック数 |
キーワード(3)(和/英) | ストカスティック数複製器 |
キーワード(4)(和/英) | 再収斂パス |
キーワード(5)(和/英) | ビット並び替え |
第 1 著者 氏名(和/英) | 石川 遼太 / Ryota Ishikawa |
第 1 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
第 2 著者 氏名(和/英) | 多和田 雅師 / Masashi Tawada |
第 2 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
第 3 著者 氏名(和/英) | 柳澤 政生 / Masao Yanagisawa |
第 3 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
第 4 著者 氏名(和/英) | 戸川 望 / Nozomu Togawa |
第 4 著者 所属(和/英) | 早稲田大学(略称:早大) Waseda University(略称:Waseda Univ.) |
発表年月日 | 2018-06-15 |
資料番号 | CAS2018-32,VLD2018-35,SIP2018-52,MSS2018-32 |
巻番号(vol) | vol.118 |
号番号(no) | CAS-82,VLD-83,SIP-84,MSS-85 |
ページ範囲 | pp.167-172(CAS), pp.167-172(VLD), pp.167-172(SIP), pp.167-172(MSS), |
ページ数 | 6 |
発行日 | 2018-06-07 (CAS, VLD, SIP, MSS) |