| 講演名 | 2018-05-25 MTJベース多機能不揮発Lookup Table回路の設計 鈴木 大輔(東北大), 岡 貴弘(東北大), 羽生 貴弘(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，Magnetic Tunnel Junction (MTJ) 素子を用いた多機能なLookup Table (LUT) 回路について述べる．本回路では，Logic-in-memory (LIM) 構造の活用により記憶機能と演算機能の一体化によるコンパクト化のみならず，MTJ 素子の書込み回数を最小化することで，LUT 回路の重要な演算機能の一つであるシフト演算機能実行時の消費電力を最小化することも可能である．実際，6 入力LUT回路において従来のSRAM ベース構成と比較して，53%の面積削減，および88%のシフト演算時における消費電力削減を達成している． |
| 抄録(英) | A multi-functional nonvolatile lookup table (LUT) circuit is described using a magnetic tunnel junction (MTJ) and CMOS hybrid circuit design. By utilizing a data addressing in the LUT circuit, the state of the MTJ device is serially read and written, which results in the shift-register (SR) function with minimum write access. Moreover, since the decoder for the LUT function can also be used for the data addressing, the hardware overhead is quite small. In fact, the effective area of the proposed 6-input LUT circuit and power consumption for the SR function are reduced by 53% and 88% compared to those of the SRAM-based implementation. |
| キーワード(和) | Field-Programmable Gate Array (FPGA) / Magnetic Tunnel Junction (MTJ)素子 / Lookup Table (LUT)回路 |
| キーワード(英) | Field-Programmable Gate Array (FPGA) / Magnetic Tunnel Junction (MTJ) Device / Lookup Table (LUT) Circuit |
| 資料番号 | RECONF2018-12 |
| 発行日 | 2018-05-17 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2018/5/24(から2日開催) |
| 開催地（和） | ゲートシティ大崎 B1ルームD |
| 開催地（英） | GATE CITY OHSAKI |
| テーマ（和） | ディープラーニングおよびリコンフィギャラブルシステム，一般 |
| テーマ（英） | Deep Learning, Reconfigurable Systems, etc. |
| 委員長氏名（和） | 本村 真人(北大) |
| 委員長氏名（英） | Masato Motomura(Hokkaido Univ.) |
| 副委員長氏名（和） | 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) |
| 副委員長氏名（英） | Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) |
| 幹事氏名（和） | 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) |
| 幹事氏名（英） | Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) |
| 幹事補佐氏名（和） | 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MTJベース多機能不揮発Lookup Table回路の設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of an MTJ-Based Multi-Functional Lookup Table Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Field-Programmable Gate Array (FPGA) / Field-Programmable Gate Array (FPGA) |
| キーワード(2)（和/英） | Magnetic Tunnel Junction (MTJ)素子 / Magnetic Tunnel Junction (MTJ) Device |
| キーワード(3)（和/英） | Lookup Table (LUT)回路 / Lookup Table (LUT) Circuit |
| 第 1 著者 氏名（和/英） | 鈴木 大輔 / Daisuke Suzuki |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 岡 貴弘 / Takahiro Oka |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 羽生 貴弘 / Takahiro Hanyu |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 発表年月日 | 2018-05-25 |
| 資料番号 | RECONF2018-12 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | RECONF-63 |
| ページ範囲 | pp.59-64(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-05-17 (RECONF) |