| 講演名 | 2018-05-16 データキャッシュに対する不揮発性パワーゲーティング適用方法の検討と評価 秋葉 爽輔(芝浦工大), 宇佐美 公良(芝浦工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，CPU全体の消費エネルギーにおいて，キャッシュメモリの消費エネルギーが占める割合が増大している．不揮発性パワーゲーティング(PG)とは，キャッシュを構成するSRAMに不揮発性素子MTJを適用して不揮発化することで，PG中にデータを保持しながらキャッシュのリーク電力を削減する技術である．しかし，ライトバック方式のデータキャッシュについてPGを行うと，メインメモリに書き込まれるべき情報が失われ，キャッシュコヒーレンシの維持ができないという問題がある．本研究では，Decayミスの参照局所性を基に記憶ラインを選択する，データキャッシュに適用可能な不揮発性PG手法を検討した．そして，提案手法によるリーク電力の削減について評価を行った． |
| 抄録(英) | In the whole of CPU, the proportion of energy consumption of the cache is increasing. Non-volatile Power Gating(NVPG) is a technique of reducing the leakage power of the cache while keeping the stored data by applying the nonvolatile element MTJ to the SRAM that is constituting the cache. However, when PG is applied to data cache with Write-back writing system, there is a problem that information to be written in the main memory is lost and cache coherency cannot be maintained. In this paper, we examine the NVPG method applicable to the data cache that selects storage line based on decay miss density. Moreover, we evaluate the reduction of leakage power by the proposed method. |
| キーワード(和) | パワーゲーティング / MTJ / データキャッシュ / Cache decay |
| キーワード(英) | Power-Gating / MTJ / data cache / Cache decay |
| 資料番号 | VLD2018-2 |
| 発行日 | 2018-05-09 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2018/5/16(から1日開催) |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 委員長氏名（和） | 越智 裕之(立命館大) / 田宮 豊(富士通研) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Yutaka Tamiya(Fujitsu Laboratories) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 細谷 英一(NTT) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Eiichi Hosoya(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データキャッシュに対する不揮発性パワーゲーティング適用方法の検討と評価 |
| サブタイトル（和） | |
| タイトル（英） | Non-volatile Power Gating for Data Cache with Dynamic Line-selection |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パワーゲーティング / Power-Gating |
| キーワード(2)（和/英） | MTJ / MTJ |
| キーワード(3)（和/英） | データキャッシュ / data cache |
| キーワード(4)（和/英） | Cache decay / Cache decay |
| 第 1 著者 氏名（和/英） | 秋葉 爽輔 / Sosuke Akiba |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 2 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 発表年月日 | 2018-05-16 |
| 資料番号 | VLD2018-2 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | VLD-29 |
| ページ範囲 | pp.19-24(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-05-09 (VLD) |