| 講演名 | 2018-04-19 ［招待講演］深層学習ハードウェアのためのカオスボルツマンマシンのVLSI実装 森江 隆(九工大), 山口 正登志(九工大), 川島 一郎(九工大), 田向 権(九工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ボルツマンマシン（BM）は確率的動作を利用した最適化問題解法機械または学習機械として提案されたモデルである．また，制限付きBMは深層学習モデルとしても用いられている．一方，カオスボルツマンマシン（CBM）モデルはオリジナルなBMにおける確率的動作の代わりにアナログ非線形ダイナミクスを用いている．通常，確率動作には乱数生成器が必要だが，これは集積回路実装ではかなりのチップ上占有面積と電力を消費する．CBMはこれを必要としないので，効率的なVLSI実装が可能である．CBMは各ニューロンユニットに対応した非線形微分方程式で記述されるが，その動作はディジタル集積回路でエミュレートできる．そこで，我々はアナログおよびディジタル方式の両方でCBM集積回路を設計した．試作チップおよびFPGAを用いた実験結果では，カオス動作の確認と最適化問題を解くことができたことを示す． |
| 抄録(英) | The Boltzmann machine (BM) model has been proposed as an optimization-problem solver as well as a learning machine using stochastic behavior. The restricted BMs are also used in deep learning machines. The chaotic Boltzmann machine (CBM) model uses analog nonlinear dynamics instead of stochastic operation, and it is suitable for efficient VLSI implementation because it requires no random number generator circuits, which consume a considerable footprint on a chip as well as considerable power. The CBM model is described by a set of nonlinear differential equations, but its operation can be emulated by digital VLSI circuits. Therefore, we have designed CMOS CBM integrated circuits based on both analog and digital approaches. The experimental results using fabricated VLSI chips and FPGAs show that they exhibit chaotic behavior and can solve optimization problems. |
| キーワード(和) | カオスボルツマンマシ / アナログ集積回 / FPGA |
| キーワード(英) | Chaotic Boltzmann machine / analog integrated circui / FPGA |
| 資料番号 | ICD2018-4 |
| 発行日 | 2018-04-12 (ICD) |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2018/4/19(から2日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | メモリ技術（深層学習、ニューロモルフィック、セキュリティ）および一般 |
| テーマ（英） | |
| 委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) |
| 委員長氏名（英） | Hideto Hidaka(Renesas) |
| 副委員長氏名（和） | 永田 真(神戸大) |
| 副委員長氏名（英） | Makoto Nagata(Kobe Univ.) |
| 幹事氏名（和） | 高宮 真(東大) / 橋本 隆(パナソニック) |
| 幹事氏名（英） | Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) |
| 幹事補佐氏名（和） | 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) |
| 幹事補佐氏名（英） | Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］深層学習ハードウェアのためのカオスボルツマンマシンのVLSI実装 |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] VLSI implementation of chaotic Boltzmann machine for deep learning hardware |
| サブタイトル（和） | |
| キーワード(1)（和/英） | カオスボルツマンマシ / Chaotic Boltzmann machine |
| キーワード(2)（和/英） | アナログ集積回 / analog integrated circui |
| キーワード(3)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 森江 隆 / Takashi Morie |
| 第 1 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyushu Inst. of Tech.) |
| 第 2 著者 氏名（和/英） | 山口 正登志 / Masatoshi Yamaguchi |
| 第 2 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyushu Inst. of Tech.) |
| 第 3 著者 氏名（和/英） | 川島 一郎 / Ichiro Kawashima |
| 第 3 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyushu Inst. of Tech.) |
| 第 4 著者 氏名（和/英） | 田向 権 / Hakaru Tamukoh |
| 第 4 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyushu Inst. of Tech.) |
| 発表年月日 | 2018-04-19 |
| 資料番号 | ICD2018-4 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | ICD-10 |
| ページ範囲 | pp.13-13(ICD), |
| ページ数 | 1 |
| 発行日 | 2018-04-12 (ICD) |