講演名 2018-03-02
過電圧スケーリングを用いた不正確計算による消費電力削減の検討
佐藤 雅紘(阪大), 増田 豊(阪大), 橋本 昌宜(阪大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年の半導体プロセスの微細化に伴い,素子特性のばらつきが顕在化している.従来設計では,ばらつきを考慮したワーストケースを想定してマージンが付与され,消費電力,回路面積及びコストを増大させていた.そこでマージンを削減しながら,回路を正常動作させる設計手法として,近似コンピューティングが有望視されている.ここで,正常動作とは,アプリケーションが目的を達成できる範囲で計算が行われることを表す.本論文では,マージンを果敢に削減する手法として過電圧スケーリングに注目し,その消費電力削減効果を高める回路設計手法を議論する.回路設計手法として適応的スラック割り当てに着目する.故障率の高い FF(Flip Flop) のセットアップスラックを大きく設計し故障率を低下させ,逆に故障率の低い FF のスラックを小さく設計して面積と電力を削減する手法である. しかし,この従来の適応的スラック割り当ての研究では,FFで発生する遅延故障全てが計算結果を劣化させると考えていた.しかし近年,画像処理や機械学習など,多少の計算の誤りが許容されるアプリケーションが増えている.本論文では,各FFの実行結果への影響を考慮した適応的スラック割り当てを考え,消費電力の削減を実験的に確認した.
抄録(英)
キーワード(和) 過電圧スケーリング / 適応的スラック割り当て / 消費電力 / 不正確計算 / 近似コンピューティング
キーワード(英)
資料番号 VLD2017-123
発行日 2018-02-21 (VLD)

研究会情報
研究会 VLD / HWS
開催期間 2018/2/28(から3日開催)
開催地(和) 沖縄県青年会館
開催地(英) Okinawa Seinen Kaikan
テーマ(和) システムオンシリコンを支える設計技術
テーマ(英)
委員長氏名(和) 越智 裕之(立命館大)
委員長氏名(英) Hiroyuki Ochi(Ritsumeikan Univ.)
副委員長氏名(和) 峯岸 孝行(三菱電機)
副委員長氏名(英) Noriyuki Minegishi(Mitsubishi Electric)
幹事氏名(和) 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ)
幹事氏名(英) Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security
本文の言語 JPN
タイトル(和) 過電圧スケーリングを用いた不正確計算による消費電力削減の検討
サブタイトル(和)
タイトル(英) Experimental study on power reduction by approximate computing with voltage over-scaling
サブタイトル(和)
キーワード(1)(和/英) 過電圧スケーリング
キーワード(2)(和/英) 適応的スラック割り当て
キーワード(3)(和/英) 消費電力
キーワード(4)(和/英) 不正確計算
キーワード(5)(和/英) 近似コンピューティング
第 1 著者 氏名(和/英) 佐藤 雅紘 / Masahiro Sato
第 1 著者 所属(和/英) 大阪大学(略称:阪大)
Osaka University(略称:Osaka Univ.)
第 2 著者 氏名(和/英) 増田 豊 / Yutaka Masuda
第 2 著者 所属(和/英) 大阪大学(略称:阪大)
Osaka University(略称:Osaka Univ.)
第 3 著者 氏名(和/英) 橋本 昌宜 / Masanori Hashimoto
第 3 著者 所属(和/英) 大阪大学(略称:阪大)
Osaka University(略称:Osaka Univ.)
発表年月日 2018-03-02
資料番号 VLD2017-123
巻番号(vol) vol.117
号番号(no) VLD-455
ページ範囲 pp.205-210(VLD),
ページ数 6
発行日 2018-02-21 (VLD)