講演名 | 2018-03-01 FPGAを用いた組込みシステム向けDNNフレームワークの構想 山本 椋太(名大), 岡本 卓也(名大), 本田 晋也(名大), 趙 茜(兵庫県立大), 松本 斗貴(兵庫県立大), 中本 幸一(兵庫県立大), 酒井 完(NEC), 青山 哲也(NEC), 若林 一敏(NEC), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | DNN (Deep Neural Network) が様々な分野で利用され始めており,組込みシステム分野でも需要がある.しかし,組込みシステムには厳しいリソース制約があるため,低消費電力,省メモリかつリアルタイム性を考慮した実装が要求される.また,FPGAは特定の演算に対する回路を柔軟に構築可能であり,CPUと比べて高速かつGPUと比べて低消費電力に演算可能だと言われている.そこで本研究ではFPGAを利用した組込みシステム向けDNNフレームワークの検討を行う.本フレームワークは,既存の汎用マシン向けDNNフレームワークによる学習結果から,高位合成用C言語ソースコードを生成し,FPGAに実装する.本稿では,フレームワークの構想を述べ関連する研究との関係性を述べる. |
抄録(英) | Recently, a DNN (Deep Neural Network) is used in many areas, and it required a field of an embedded system. For an embedded systems, because its implementation may have severe restrictions on memory, speed, and real-time property. On the other hand, an FPGA can be configured a flexible logic circuit for specializing calculations. It can calculate faster than CPUs and lower power than GPUs. This study, we consider a DNN framework for an embedded system using an FPGA. Our framework has a generator for C language source code for high-level synthesis then configure FPGA using trained date generated by existent DNN framework. This paper, we describe a concept of the framework and the relationship between our study and related work. |
キーワード(和) | DNN / FPGA / 高位合成 |
キーワード(英) | Deep Learning / FPGA / High-Level Synthesis |
資料番号 | VLD2017-117 |
発行日 | 2018-02-21 (VLD) |
研究会情報 | |
研究会 | VLD / HWS |
---|---|
開催期間 | 2018/2/28(から3日開催) |
開催地(和) | 沖縄県青年会館 |
開催地(英) | Okinawa Seinen Kaikan |
テーマ(和) | システムオンシリコンを支える設計技術 |
テーマ(英) | |
委員長氏名(和) | 越智 裕之(立命館大) |
委員長氏名(英) | Hiroyuki Ochi(Ritsumeikan Univ.) |
副委員長氏名(和) | 峯岸 孝行(三菱電機) |
副委員長氏名(英) | Noriyuki Minegishi(Mitsubishi Electric) |
幹事氏名(和) | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
幹事氏名(英) | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
---|---|
本文の言語 | JPN |
タイトル(和) | FPGAを用いた組込みシステム向けDNNフレームワークの構想 |
サブタイトル(和) | |
タイトル(英) | A Concept of DNN Framework for Embedded System Using FPGA |
サブタイトル(和) | |
キーワード(1)(和/英) | DNN / Deep Learning |
キーワード(2)(和/英) | FPGA / FPGA |
キーワード(3)(和/英) | 高位合成 / High-Level Synthesis |
第 1 著者 氏名(和/英) | 山本 椋太 / Ryota Yamamoto |
第 1 著者 所属(和/英) | 名古屋大学(略称:名大) Nagoya University(略称:Nagoya Univ.) |
第 2 著者 氏名(和/英) | 岡本 卓也 / Takuya Okamoto |
第 2 著者 所属(和/英) | 名古屋大学(略称:名大) Nagoya University(略称:Nagoya Univ.) |
第 3 著者 氏名(和/英) | 本田 晋也 / Shinya Honda |
第 3 著者 所属(和/英) | 名古屋大学(略称:名大) Nagoya University(略称:Nagoya Univ.) |
第 4 著者 氏名(和/英) | 趙 茜 / Qian Zhao |
第 4 著者 所属(和/英) | 兵庫県立大学(略称:兵庫県立大) University of Hyogo(略称:Hyogo Univ.) |
第 5 著者 氏名(和/英) | 松本 斗貴 / Toki Matsumoto |
第 5 著者 所属(和/英) | 兵庫県立大学(略称:兵庫県立大) University of Hyogo(略称:Hyogo Univ.) |
第 6 著者 氏名(和/英) | 中本 幸一 / Yukikazu Nakamoto |
第 6 著者 所属(和/英) | 兵庫県立大学(略称:兵庫県立大) University of Hyogo(略称:Hyogo Univ.) |
第 7 著者 氏名(和/英) | 酒井 完 / Tamotsu Sakai |
第 7 著者 所属(和/英) | 日本電気株式会社(略称:NEC) NEC Corporation Inc.(略称:NEC) |
第 8 著者 氏名(和/英) | 青山 哲也 / Tetsuya Aoyama |
第 8 著者 所属(和/英) | 日本電気株式会社(略称:NEC) NEC Corporation Inc.(略称:NEC) |
第 9 著者 氏名(和/英) | 若林 一敏 / Kazutoshi Wakabayashi |
第 9 著者 所属(和/英) | 日本電気株式会社(略称:NEC) NEC Corporation Inc.(略称:NEC) |
発表年月日 | 2018-03-01 |
資料番号 | VLD2017-117 |
巻番号(vol) | vol.117 |
号番号(no) | VLD-455 |
ページ範囲 | pp.169-174(VLD), |
ページ数 | 6 |
発行日 | 2018-02-21 (VLD) |