| 講演名 | 2018-03-02 選択的活性化によるスタンダードセルメモリの低消費エネルギー化 塩見 準(京大), 石原 亨(京大), 小野寺 秀俊(京大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | オンチップメモリは集積回路のエネルギー効率に大きな影響を与える．本稿では，スタンダードセルメモリ(Standard-Cell Memory: SCM)の動的消費エネルギーを削減する回路構造の提案を行う．SCMが値の書き込みや読み出しを行う場合，SCM内部のクロックツリーが活性化され，信号経路上に存在するビット線が充放電される．クロックバッファの個数やビット線の負荷容量はメモリ容量に比例して増大するため，SCMの低消費エネルギー化のためにはこれらの部分で発生する動的消費エネルギーを削減することが重要である．本稿では，クロックツリーにクロックゲーティング回路を階層的に挿入し，ビット線にデマルチプレクサを実装することで，クロックツリーやビット線を物理的に分割する．入力アドレスに応じてそれらを選択的に活性化することで，書き込み動作時の動的消費エネルギーを効果的に削減可能であることを示す．65-nm SOTBプロセスを用いたポストレイアウトシミュレーションを用い，提案手法により59%の書き込み消費エネルギーの削減が可能であることを示す．提案手法を搭載したSCMは6T SRAMと比較して67%の消費エネルギーを削減可能であることを実チップ測定に基づき示す． |
| 抄録(英) | On-chip memories have a large impact on energy-efficiency of LSI circuits. This paper discusses energy-efficient on-chip memory structures which are suitable for Standard-Cell Memories (SCMs). When SCMs perform write operation or readout operation, their bit-lines are charged or discharged. Clock buffers in their clock tree are also activated in write operation. Since dynamic energy consumed at the bit-lines and the clock buffers are considerably large, this paper proposes circuit structures where (1) clock gating circuits are inserted into the clock tree, and (2) the bit-lines are splitted using demultiplexers. The structure enables to selectively activate the clock tree and the bit-lines, which effectively reduces the dynamic energy consumption in write opretion. Post layout simulation results using a 65-nm SOTB process technology show that the proposed SCM achieves 59% less energy consumption than an SCM with a convetional structure. Measurement results of a test chip fabricated in the same process also shows that the proposed SCM achieves 67% less energy consumption than the 6T SRAM. |
| キーワード(和) | スタンダードセルメモリ(Standard-Cell Memory: SCM) / 低電圧動作 / オンチップメモリ / 選択的活性化 |
| キーワード(英) | Standard-Cell Memory (SCM) / low-voltage operation / on-chip memory / selective activation |
| 資料番号 | VLD2017-124 |
| 発行日 | 2018-02-21 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2018/2/28(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 越智 裕之(立命館大) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 選択的活性化によるスタンダードセルメモリの低消費エネルギー化 |
| サブタイトル（和） | |
| タイトル（英） | Energy Reduction of Standard-Cell Memory Exploiting Selective Activation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スタンダードセルメモリ(Standard-Cell Memory: SCM) / Standard-Cell Memory (SCM) |
| キーワード(2)（和/英） | 低電圧動作 / low-voltage operation |
| キーワード(3)（和/英） | オンチップメモリ / on-chip memory |
| キーワード(4)（和/英） | 選択的活性化 / selective activation |
| 第 1 著者 氏名（和/英） | 塩見 準 / Jun Shiomi |
| 第 1 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 第 2 著者 氏名（和/英） | 石原 亨 / Tohru Ishihara |
| 第 2 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 第 3 著者 氏名（和/英） | 小野寺 秀俊 / Hidetoshi Onodera |
| 第 3 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 発表年月日 | 2018-03-02 |
| 資料番号 | VLD2017-124 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-455 |
| ページ範囲 | pp.211-216(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |