| 講演名 | 2018-02-28 コンポーネント間近接制約に基づいた混合誤り訂正機構の信頼性評価 呉 政訓(北陸先端大), 金子 峰雄(北陸先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIの微細化に伴った様々な問題の中，ソフトエラーは信頼性低下の主な要因の一つとされている．配線や部品の間隔が狭くなるにつれて，ソフトエラーに対する感受性がより高くなり，一回の誤りで複数コンポーネントが影響を受ける頻度も高くなりつつある．これまで，システムレベルの対策として，比較・リトライ機構，或いは多数決機構による誤り訂正手法が用いられてきた．しかし，複数のコンポーネントが同時に誤る場合，多数決回路が無力化される可能性がある．先行研究では，ソフトエラーの時間的・空間的広がり方を考慮したコンポーネント間近接制約を導入することで，複数コンポーネントに跨るソフトエラーに対しても多数決回路を用いることを可能とした上，２種類の誤り訂正機構を併用し各々の利点を活かす手法を提案した．本稿では，提案手法により合成されたデータパス回路に対し信頼性評価を行うことで，提案手法の有効性を議論する． |
| 抄録(英) | Among several problems with miniaturization of LSIs, soft-errors are one of serious problems to make reliability worse. As the distance among wires and components becomes smaller, susceptibility of LSI to soft-errors becomes higher. Hence, the possibility that a single soft-error affects several components at the same time becomes higher. To date, comparison-retry or majority-voting scheme is commonly used for error correction in the system level. However, when several components output corrupt data due to a single soft-error, it can make voters neutralized. The concept of adjacency constraint (AC) among components has been proposed in our preliminary study, where the temporal and the spatial ranges of a soft-error are considered simultaneously, and a system error is prevented by appropriately managing temporal and/or spatial distance of operations. Applying AC allows us to realize multi-component soft-error tolerance in the majority-voting scheme. In addition, a mixed error correction method is proposed to take advantages of two distinct error correction schemes. This paper discusses the effectiveness of those proposed methods by evaluating reliability against multiple component soft-errors. |
| キーワード(和) | 故障注入試験 / 耐ソフトエラー / コンポーネント間近接制約 / 混合誤り訂正機構 / 高位合成 / アルゴリ ズム３重化 |
| キーワード(英) | Fault Injection Test / Soft-Error Tolerance / Component Adjacency Constraint (AC) / Mixed Error Correction Scheme / High-Level Synthesis / Triple Algorithm Redundancy |
| 資料番号 | VLD2017-102 |
| 発行日 | 2018-02-21 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2018/2/28(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 越智 裕之(立命館大) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コンポーネント間近接制約に基づいた混合誤り訂正機構の信頼性評価 |
| サブタイトル（和） | |
| タイトル（英） | Reliability Evaluation of Mixed Error Correction Scheme for Soft-Error Tolerant Datapaths |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 故障注入試験 / Fault Injection Test |
| キーワード(2)（和/英） | 耐ソフトエラー / Soft-Error Tolerance |
| キーワード(3)（和/英） | コンポーネント間近接制約 / Component Adjacency Constraint (AC) |
| キーワード(4)（和/英） | 混合誤り訂正機構 / Mixed Error Correction Scheme |
| キーワード(5)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(6)（和/英） | アルゴリ ズム３重化 / Triple Algorithm Redundancy |
| 第 1 著者 氏名（和/英） | 呉 政訓 / Junghoon Oh |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学(略称：北陸先端大) Japan Advanced Institute Science and Technology(略称：JAIST) |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo Kaneko |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学(略称：北陸先端大) Japan Advanced Institute Science and Technology(略称：JAIST) |
| 発表年月日 | 2018-02-28 |
| 資料番号 | VLD2017-102 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-455 |
| ページ範囲 | pp.79-84(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |