| 講演名 | 2018-03-01 DNNの推論器向け高位合成用C記述の検討 岡本 卓也(名大), 山本 椋太(名大), 本田 晋也(名大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 今日，DNN は様々な分野で活用されている．組込みシステムの分野でもその需要は高く，省メモリかつリアルタイム性を考慮した実装が要求される．そこで，FPGA に着目する．DNN における推論器を高位合成によりFPGA へと実装する．高位合成を用いて様々な特徴を持つハードウェアを作成することを通じて，効率的な推論器となる高位合成のための C ソースコード記述を検討する．実装する高速化手法はパイプライン化，プリフェッチ，パッキングおよびキャッシュである．変更を加える前と比べて，各手法はそれぞれ 2.3 倍，2.8 倍，5.7 倍，3.3 倍高速になった． |
| 抄録(英) | Today, Deep Neural Network (DNN) is utilized in various ?elds. There is a demand for deep learning in the ?eld of embedded systems. On the other hand, DNN classi?er on the system requires memory-saving and real?time property. Therefore, we target to FPGA and con?gure a classi?er for deep learning on FPGA with high-level synthesis (HLS) tool. To satisfy the system requirement, we consider an e?ective C source code description for high level synthesis. Speci?cally, our proposed accelerators are following: pipelining, prefetching, packing and caching. Compared to the original implementation, the execution speed by each accelerator was 2.3 times, 2.8 times, 5.7 times, 3.3 times faster, respectively. |
| キーワード(和) | FPGA / DNN / 高位合成 |
| キーワード(英) | FPGA / DNN / High Level Synthesis |
| 資料番号 | VLD2017-116 |
| 発行日 | 2018-02-21 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2018/2/28(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 越智 裕之(立命館大) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DNNの推論器向け高位合成用C記述の検討 |
| サブタイトル（和） | |
| タイトル（英） | A C Description Approach for High Level Synthesis to Configure DNN Inference Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | DNN / DNN |
| キーワード(3)（和/英） | 高位合成 / High Level Synthesis |
| 第 1 著者 氏名（和/英） | 岡本 卓也 / Takuya Okamoto |
| 第 1 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 2 著者 氏名（和/英） | 山本 椋太 / Ryota Yamamoto |
| 第 2 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 3 著者 氏名（和/英） | 本田 晋也 / Shinya Honda |
| 第 3 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 発表年月日 | 2018-03-01 |
| 資料番号 | VLD2017-116 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-455 |
| ページ範囲 | pp.163-168(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |