| 講演名 | 2018-02-28 Full-HD 60-fps実時間オプティカルフロー推定プロセッサのアーキテクチャ設計 神田 哲志(日大), 今村 幸祐(金沢大), 松田 吉雄(金沢大), 松村 哲哉(日大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，Full-HD 60-fps実時間オプティカルフロープロセッサのアーキテクチャ設計について報告する．このプロセッサでは，著者らが以前提案したWXGA 30-fps実時間プロセッサをIP化（WXGA-IP）し，これを複数持つスケーラブルなマルチプロセッサ構造をとる．また，新規に階層化手法の改善，初期値生成手法の改善による反復演算の低減および内蔵CPUを用いた適応的加速パラメータ選択の3手法を導入した．その結果，WXGA-IPと比較して4倍の処理性能が必要なFull-HD 60-fpsの実時間処理を，フロー検出精度を維持しつつ2倍の回路規模で同等の周波数にて実現することができた． |
| 抄録(英) | This paper describes the architecture design of Full-HD 60fps real-time optical flow processor. In this processor, the WXGA 30fps real-time processor previously proposed is re-designed as an IP(WXGA-IP), and it adopts a scalable multiprocessor structure. In addition, we newly proposed three methods such as improved hierarchical method, reduced iterative computation method by improving the initial value generation, and adaptive acceleration parameter selection method using built-in CPU. As a result, real-time processing of Full-HD 60fps which requires 4 times processing performance compared to WXGA-IP is realized with twice the hardware amount while maintaining the flow detection accuracy with the same operating frequency. |
| キーワード(和) | オプティカルフロー / HOEアルゴリズム / 適応制御手法 / FPGA / マルチプロセッサ |
| キーワード(英) | Optical flow / HOE algorithm / Adaptive control method / FPGA / Multiprocessor |
| 資料番号 | VLD2017-99 |
| 発行日 | 2018-02-21 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2018/2/28(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 越智 裕之(立命館大) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Full-HD 60-fps実時間オプティカルフロー推定プロセッサのアーキテクチャ設計 |
| サブタイトル（和） | |
| タイトル（英） | Architecture of Full-HD 60-fps Real-time Optical Flow Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | オプティカルフロー / Optical flow |
| キーワード(2)（和/英） | HOEアルゴリズム / HOE algorithm |
| キーワード(3)（和/英） | 適応制御手法 / Adaptive control method |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | マルチプロセッサ / Multiprocessor |
| 第 1 著者 氏名（和/英） | 神田 哲志 / Satoshi Kanda |
| 第 1 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 2 著者 氏名（和/英） | 今村 幸祐 / Kousuke Imamura |
| 第 2 著者 所属（和/英） | 金沢大学(略称：金沢大) Kanazawa University(略称：Kanazawa Univ.) |
| 第 3 著者 氏名（和/英） | 松田 吉雄 / Yoshio Matsuda |
| 第 3 著者 所属（和/英） | 金沢大学(略称：金沢大) Kanazawa University(略称：Kanazawa Univ.) |
| 第 4 著者 氏名（和/英） | 松村 哲哉 / Tetsuya Matsumura |
| 第 4 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 発表年月日 | 2018-02-28 |
| 資料番号 | VLD2017-99 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-455 |
| ページ範囲 | pp.61-66(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |