| 講演名 | 2018-03-02 ビアスイッチFPGA向け配線解析手法の検討 中澤 祐希(阪大), 土井 龍太郎(阪大), 劉 載勲(阪大), 橋本 昌宜(阪大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，従来FPGAの性能ボトルネックを解決すべく，SRAMスイッチをビアスイッチという不揮発性メモリで置換したFPGAの研究が進んでいる．ビアスイッチFPGAは従来FPGAやASICとは設計自由度が異なるため，専用の新たな遅延解析手法が必要である．そこで計算精度を保ちつつ高速化するために，ビアスイッチFPGAの等価回路を簡略化した．併せてモーメントを用いた計算によって高速化を図った．その性能を実配線パターンで評価した結果を報告する． |
| 抄録(英) | |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD2017-120 |
| 発行日 | 2018-02-21 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2018/2/28(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 越智 裕之(立命館大) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ビアスイッチFPGA向け配線解析手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | A study on interconnect delay computation for via-switch based FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 中澤 祐希 / Yuki Nakazawa |
| 第 1 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka University(略称：Osaka Univ.) |
| 第 2 著者 氏名（和/英） | 土井 龍太郎 / Ryutaro Doi |
| 第 2 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka University(略称：Osaka Univ.) |
| 第 3 著者 氏名（和/英） | 劉 載勲 / Jaehoon Yu |
| 第 3 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka University(略称：Osaka Univ.) |
| 第 4 著者 氏名（和/英） | 橋本 昌宜 / Masanori Hashimoto |
| 第 4 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka University(略称：Osaka Univ.) |
| 発表年月日 | 2018-03-02 |
| 資料番号 | VLD2017-120 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-455 |
| ページ範囲 | pp.187-192(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |