| 講演名 | 2018-03-08 メモリスタ論理による誤り訂正符号回路の設計と評価 石坂 守(奈良高専), 新谷 道広(奈良先端大), 井上 美智子(奈良先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 抵抗変化型メモリ（Resistive RAM, ReRAM）は，高集積，高速，低消費電力の観点から，フラッシュメモリを代替する次世代のメモリ素子として期待されている．一方で，未成熟製造プロセスおよび書き込み制限から長期信頼性に関して課題が指摘されている．既存のメモリ素子は誤り訂正符号（ECC）回路を備えることで信頼性を確保してきた．ReRAMの構成要素であるメモリスタ素子は論理回路を構成することもできることから，本稿では，ReRAMに向けたメモリスタ論理に基づく誤り訂正回路を提案する．ところが，ECC回路の全ブロックをメモリスタで構成すると，メモリスタと同様に書き込み制限によりストレージ全体の寿命が低下してしまう．そこで，ECC回路のうち書き込み回数が多いブロックのみを既存のCMOS回路で構成することで，回路面積の増加を抑制しつつ長寿命化を図る．数値実験から，提案回路を用いることで，45nmプロセスCMOSで設計したECC回路と比べて回路面積を73%低減しつつ，ECC回路付加しない場合と比べて書き込み動作50万回の長期化が可能となった． |
| 抄録(英) | Resistive RAM (ReRAM) is one of the most promising memory technologies due to its property such as high density, low-power, good-scalability, and non-volatility. However, similar to other memory technologies, the memristor, which is the primitive component of the ReRAM, has also limited write endurance. In the conventional memories, error correcting code (ECC) circuit has been applied to improve the reliability. In this paper, a novel ECC circuit implemented by memristors is proposed. Since the lifetime of the memristor is limited due to the write endurance, the one of the ECC circuit is also limited. In the proposed ECC circuit, the block with high frequent write operation is implemented by CMOS logic. Consequently, the area overhead of the ECC circuit can be reduced. Numerical experimental results demonstrate that the proposed ECC circuit successfully enhance the lifetime of the ReRAM storage system with the additional $5 times 10^5$ write operations while reducing the area overhead impact by 73%. |
| キーワード(和) | 抵抗変化型メモリ / メモリスタ / 誤り訂正符号回路 / 信頼性 |
| キーワード(英) | Resistive Random Access Memory / Memristor / Error check and correction code circuit / Reliability |
| 資料番号 | CPSY2017-146,DC2017-102 |
| 発行日 | 2018-02-28 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2018/3/7(から2日開催) |
| 開催地（和） | 隠岐の島文化会館 |
| 開催地（英） | Okinoshima Bunka-Kaikan Bldg. |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2018 |
| テーマ（英） | ETNET2018 |
| 委員長氏名（和） | 中野 浩嗣(広島大) / 井上 美智子(奈良先端大) / 浜口 清治(島根大) / / 五島 正裕(NII) |
| 委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Michiko Inoue(NAIST) / Kiyoharu Hamaguchi(Shimane Univ.) / / Masahiro Goshima(NII) |
| 副委員長氏名（和） | 入江 英嗣(東大) / 三吉 貴史(富士通研) / 福本 聡(首都大東京) |
| 副委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) / / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
| 幹事氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) / / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
| 幹事補佐氏名（和） | 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 新井 雅之(日大) |
| 幹事補佐氏名（英） | Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Masayuki Arai(Nihon Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メモリスタ論理による誤り訂正符号回路の設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | Design of Memoristor-Logic-Based Check Correction Code Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 抵抗変化型メモリ / Resistive Random Access Memory |
| キーワード(2)（和/英） | メモリスタ / Memristor |
| キーワード(3)（和/英） | 誤り訂正符号回路 / Error check and correction code circuit |
| キーワード(4)（和/英） | 信頼性 / Reliability |
| 第 1 著者 氏名（和/英） | 石坂 守 / Mamoru Ishizaka |
| 第 1 著者 所属（和/英） | 奈良工業高等専門学校(略称：奈良高専) National Institute of Technology, Nara College(略称：NITNC) |
| 第 2 著者 氏名（和/英） | 新谷 道広 / Michihiro Shintani |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 3 著者 氏名（和/英） | 井上 美智子 / Michiko inoue |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 発表年月日 | 2018-03-08 |
| 資料番号 | CPSY2017-146,DC2017-102 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CPSY-479,DC-480 |
| ページ範囲 | pp.257-262(CPSY), pp.257-262(DC), |
| ページ数 | 6 |
| 発行日 | 2018-02-28 (CPSY, DC) |