講演名 | 2018-03-07 適応的電圧制御用クリティカルパスモニタの設計と実装 風見 亮佑(慶大), 奥原 颯(慶大), 天野 英晴(慶大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | IoTデバイス,センサーネットワークといったエッジノードが増加する近年,これらバッテリー駆動のデバイスを 長時間動作させつづけるために省電力技術が要求されている. しかし,LSIに広く用いられている電圧制御による省電力化を行うと, 代償として遅延時間の増大を引き起こすため,タイミング違反を検出する機構は不可欠である. タイミング違反の検知機構のために,内部に対象マクロのクリティカルパスを模倣するレプリカ回路を有した クリティカルパスモニタが研究されてきた.しかし,先行研究では,このレプリカ回路に自動配置配線を妨げる素子があり,カスタムレイアウトを 要求していた.これは,設計コストを高め,Turn Around Timeを増大させている原因である. 本研究では,レプリカ回路を自動配置配線可能にし,全自動化可能な合成フローを提案した. 提案したレプリカ回路を,簡易MIPSプロセッサおよびISCASベンチマークの1つのプロセッサに対して,SOTB 65-nm プロセスを利用して配置配線をしてHSPICEによるシミュレーションを用いて評価した. シミュレーションの結果,提案のレプリカ回路は,遅延のボディバイアス特性を最悪でも10数%程度の誤差で追従できることがわかった. |
抄録(英) | |
キーワード(和) | 省電力化 / 適応的電圧スケーリング / ボディバイアス / クリティカルパスモニタ / 設計自動化 |
キーワード(英) | |
資料番号 | CPSY2017-139,DC2017-95 |
発行日 | 2018-02-28 (CPSY, DC) |
研究会情報 | |
研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
---|---|
開催期間 | 2018/3/7(から2日開催) |
開催地(和) | 隠岐の島文化会館 |
開催地(英) | Okinoshima Bunka-Kaikan Bldg. |
テーマ(和) | 組込み技術とネットワークに関するワークショップ ETNET2018 |
テーマ(英) | ETNET2018 |
委員長氏名(和) | 中野 浩嗣(広島大) / 井上 美智子(奈良先端大) / 浜口 清治(島根大) / / 五島 正裕(NII) |
委員長氏名(英) | Koji Nakano(Hiroshima Univ.) / Michiko Inoue(NAIST) / Kiyoharu Hamaguchi(Shimane Univ.) / / Masahiro Goshima(NII) |
副委員長氏名(和) | 入江 英嗣(東大) / 三吉 貴史(富士通研) / 福本 聡(首都大東京) |
副委員長氏名(英) | Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
幹事氏名(和) | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) / / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
幹事氏名(英) | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) / / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
幹事補佐氏名(和) | 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 新井 雅之(日大) |
幹事補佐氏名(英) | Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Masayuki Arai(Nihon Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
---|---|
本文の言語 | JPN |
タイトル(和) | 適応的電圧制御用クリティカルパスモニタの設計と実装 |
サブタイトル(和) | |
タイトル(英) | Design and Implementation of A Critical Path Monitor for Adaptive Voltage Scaling |
サブタイトル(和) | |
キーワード(1)(和/英) | 省電力化 |
キーワード(2)(和/英) | 適応的電圧スケーリング |
キーワード(3)(和/英) | ボディバイアス |
キーワード(4)(和/英) | クリティカルパスモニタ |
キーワード(5)(和/英) | 設計自動化 |
第 1 著者 氏名(和/英) | 風見 亮佑 / Ryosuke Kazami |
第 1 著者 所属(和/英) | 慶應義塾大学(略称:慶大) Keio University(略称:Keio Univ.) |
第 2 著者 氏名(和/英) | 奥原 颯 / Hayate Okuhara |
第 2 著者 所属(和/英) | 慶應義塾大学(略称:慶大) Keio University(略称:Keio Univ.) |
第 3 著者 氏名(和/英) | 天野 英晴 / Hideharu Amano |
第 3 著者 所属(和/英) | 慶應義塾大学(略称:慶大) Keio University(略称:Keio Univ.) |
発表年月日 | 2018-03-07 |
資料番号 | CPSY2017-139,DC2017-95 |
巻番号(vol) | vol.117 |
号番号(no) | CPSY-479,DC-480 |
ページ範囲 | pp.125-130(CPSY), pp.125-130(DC), |
ページ数 | 6 |
発行日 | 2018-02-28 (CPSY, DC) |