| 講演名 | 2018-03-02 Verify機能を備えた不揮発性フリップフロップの再構成アクセラレータCool Mega-Arrayへの適用とエネルギー評価 赤池 純也(芝浦工大), 宇佐美 公良(芝浦工大), 工藤 優(芝浦工大), 天野 英晴(慶大), 池添 赳治(慶大), 平賀 啓三(ソニーセミコンダクタソリューションズ), 周藤 悠介(ソニーセミコンダクタソリューションズ), 屋上 公二郎(ソニーセミコンダクタソリューションズ), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | フリップフロップの消費電力を低減するための手法として、不揮発性素子である磁気トンネル接合(Magnetic Tunnel Junction : MTJ)を利用してパワーゲーティングを可能にした不揮発性フリップフロップ(NVFF)がある。さらに、MTJにデータを書き込む際のエネルギーを抑えることのできるVerify機能を備えたNVFFが提案されている。しかし、Verifyの制御は複雑であり、動作させるアプリケーションによっても制御を変える必要がある。本稿では、Verify機能を備えたNVFFを再構成可能なアクセラレータであるCool Mega-Array (CMA)に適用して、アセンブリ命令によってNVFFの制御を可能にする方法と回路構造を提案し、実際にCMAでアプリケーションを動作させたときの消費エネルギー削減効果についてシミュレーション評価した結果を示す。 |
| 抄録(英) | As a method of reducing the power consumption of the flip-flop circuit, there is a nonvolatile flip-flop (NVFF) that enables power gating by using magnetic tunnel junction (MTJ). Furthermore, the NVFF that realizes store energy reduction by enabling to verify stored data has been proposed. However, the control to verify is complicated, and it requires to change the operation depending on each application. In this paper, we propose a method and circuit structure enabling the NVFF control by assembly instructions of a reconfigurable accelerator Cool Mega-Array (CMA) using the NVFF enabling to verify. We show the simulation results of the energy consumption when operating the application. |
| キーワード(和) | 低消費電力 / パワーゲーティング / MTJ / 不揮発性フリップフロップ / Cool Mega-Array |
| キーワード(英) | Low Energy Consumption / Power-Gating / MTJ / Flip-Flop / Cool Mega-Array |
| 資料番号 | VLD2017-122 |
| 発行日 | 2018-02-21 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2018/2/28(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 越智 裕之(立命館大) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Verify機能を備えた不揮発性フリップフロップの再構成アクセラレータCool Mega-Arrayへの適用とエネルギー評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Reconfigurable Accelerator Cool Mega-Array Using MTJ-based Nonvolatile Flip-Flop Enabling to Verify Stored Data |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / Low Energy Consumption |
| キーワード(2)（和/英） | パワーゲーティング / Power-Gating |
| キーワード(3)（和/英） | MTJ / MTJ |
| キーワード(4)（和/英） | 不揮発性フリップフロップ / Flip-Flop |
| キーワード(5)（和/英） | Cool Mega-Array / Cool Mega-Array |
| 第 1 著者 氏名（和/英） | 赤池 純也 / Junya Akaike |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 2 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 3 著者 氏名（和/英） | 工藤 優 / Masaru Kudo |
| 第 3 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 4 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 5 著者 氏名（和/英） | 池添 赳治 / Takeharu Ikezoe |
| 第 5 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 6 著者 氏名（和/英） | 平賀 啓三 / Keizo Hiraga |
| 第 6 著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社(略称：ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions Corporation(略称：Sony SS) |
| 第 7 著者 氏名（和/英） | 周藤 悠介 / Yusuke Shuto |
| 第 7 著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社(略称：ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions Corporation(略称：Sony SS) |
| 第 8 著者 氏名（和/英） | 屋上 公二郎 / Kojiro Yagami |
| 第 8 著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社(略称：ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions Corporation(略称：Sony SS) |
| 発表年月日 | 2018-03-02 |
| 資料番号 | VLD2017-122 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-455 |
| ページ範囲 | pp.199-204(VLD), |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |