| 講演名 | 2018-02-20 正当化操作を用いたレイアウト上のホットスポット特定に関する研究 河野 雄大(九工大), 宮瀬 紘平(九工大), 梶原 誠司(九工大), 温 暁青(九工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIのテスト時は，通常動作より多くの信号値遷移を伴うため消費電力が増大する．特に実速度スキャンテストにおける過度な消費電力の増大は， IR-dropを過度に増加させる．過度のIR-dropは，LSIが正しく動作していないと判定されるほどの遅延を引き起こし誤テストの原因となる．歩留りの低下に直接関わる誤テストを回避するためには，テスト時の消費電力の削減と，適切な電力評価が重要である．過度なIR-dropは回路全体で発生することは稀であり，高い IR-dropが起こるエリアを特定することが必要である．エリアの特定手段としてテストベクトルを利用する動的手法があるが，一般的に計算時間が長い．本稿では，テストベクトルを利用せずに高いIR-dropが発生するエリアを特定する手法を提案する． |
| 抄録(英) | In general, power consumption during LSI testing is higher than functional operation. Excessive power consumption in at-speed testing causes excessive IR-drop and delay, resulting in over-testing. In order to avoid over-testing, which directly is related to yield loss, test power reduction and efficient power analysis is required. Since excessive IR-drop does not occur in whole area of LSI, locating an area with high IR-drop is very important. There are two techniques to analyze power such as dynamic one and static one. Dynamic techniques require test vectors and its computational cost is expensive. In this work, we proposed a technique to locate an area with high IR-drop with static technique. |
| キーワード(和) | 実速度テスト / テスト時の消費電力 / 誤テスト / 遷移遅延故障 / テスト生成 |
| キーワード(英) | At-speed testing / test power / over-testing / transition delay test / test generation |
| 資料番号 | DC2017-80 |
| 発行日 | 2018-02-13 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2018/2/20(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 委員長氏名（和） | 井上 美智子(奈良先端大) |
| 委員長氏名（英） | Michiko Inoue(NAIST) |
| 副委員長氏名（和） | 福本 聡(首都大東京) |
| 副委員長氏名（英） | Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 吉村 正義(京都産大) / 金子 晴彦(東工大) |
| 幹事氏名（英） | Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) |
| 幹事補佐氏名（和） | 新井 雅之(日大) |
| 幹事補佐氏名（英） | Masayuki Arai(Nihon Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 正当化操作を用いたレイアウト上のホットスポット特定に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | Locating Hot Spots with Justification Techniques in a Layout Design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 実速度テスト / At-speed testing |
| キーワード(2)（和/英） | テスト時の消費電力 / test power |
| キーワード(3)（和/英） | 誤テスト / over-testing |
| キーワード(4)（和/英） | 遷移遅延故障 / transition delay test |
| キーワード(5)（和/英） | テスト生成 / test generation |
| 第 1 著者 氏名（和/英） | 河野 雄大 / Yudai Kawano |
| 第 1 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyutech) |
| 第 2 著者 氏名（和/英） | 宮瀬 紘平 / Kohei Miyase |
| 第 2 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyutech) |
| 第 3 著者 氏名（和/英） | 梶原 誠司 / Seiji Kajihara |
| 第 3 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyutech) |
| 第 4 著者 氏名（和/英） | 温 暁青 / Xiaoqing Wen |
| 第 4 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyutech) |
| 発表年月日 | 2018-02-20 |
| 資料番号 | DC2017-80 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | DC-444 |
| ページ範囲 | pp.19-24(DC), |
| ページ数 | 6 |
| 発行日 | 2018-02-13 (DC) |