| 講演名 | 2018-03-07 並列計算機におけるサーキットスイッチ・ネットワークの伝送遅延を最小化する方法 胡 曜(NII), 平澤 将一(NII), 鯉渕 道紘(NII), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Network congestion usually leads to increased communication time in supercomputer and datacenter networks. In our previous study, we have proposed an electrical circuit-switched (ECS) network to avoid network congestion and guarantee a certain amount of bandwidth for each communication pair, which makes its end-to-end latency predictable. In this report, we discuss several methods to minimize end-to-end latency in our ECS network. Through numerical analysis, we get upper and lower bounds of the end-to-end latency for one communication in the network and infer conditions of the minimum end-to-end latency. We thus come up with two methods to reach or approach the minimum latency: routing update and sending time slot adjustment. Furthermore, we design a hybrid CS/PS switch which takes both advantages of circuit switching and packet switching and also helps to reduce the minimum necessary number of slots for each switch in the network. Evaluation results show that our ECS network can obtain large benefits from complement of a small packet switching component. |
| 抄録(英) | Network congestion usually leads to increased communication time in supercomputer and datacenter networks. In our previous study, we have proposed an electrical circuit-switched (ECS) network to avoid network congestion and guarantee a certain amount of bandwidth for each communication pair, which makes its end-to-end latency predictable. In this report, we discuss several methods to minimize end-to-end latency in our ECS network. Through numerical analysis, we get upper and lower bounds of the end-to-end latency for one communication in the network and infer conditions of the minimum end-to-end latency. We thus come up with two methods to reach or approach the minimum latency: routing update and sending time slot adjustment. Furthermore, we design a hybrid CS/PS switch which takes both advantages of circuit switching and packet switching and also helps to reduce the minimum necessary number of slots for each switch in the network. Evaluation results show that our ECS network can obtain large benefits from complement of a small packet switching component. |
| キーワード(和) | datacenter network / end-to-end latency / circuit switching / packet switching |
| キーワード(英) | datacenter network / end-to-end latency / circuit switching / packet switching |
| 資料番号 | CPSY2017-135,DC2017-91 |
| 発行日 | 2018-02-28 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2018/3/7(から2日開催) |
| 開催地（和） | 隠岐の島文化会館 |
| 開催地（英） | Okinoshima Bunka-Kaikan Bldg. |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2018 |
| テーマ（英） | ETNET2018 |
| 委員長氏名（和） | 中野 浩嗣(広島大) / 井上 美智子(奈良先端大) / 浜口 清治(島根大) / / 五島 正裕(NII) |
| 委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Michiko Inoue(NAIST) / Kiyoharu Hamaguchi(Shimane Univ.) / / Masahiro Goshima(NII) |
| 副委員長氏名（和） | 入江 英嗣(東大) / 三吉 貴史(富士通研) / 福本 聡(首都大東京) |
| 副委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) / / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
| 幹事氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) / / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
| 幹事補佐氏名（和） | 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 新井 雅之(日大) |
| 幹事補佐氏名（英） | Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Masayuki Arai(Nihon Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | ENG-JTITLE |
| タイトル（和） | 並列計算機におけるサーキットスイッチ・ネットワークの伝送遅延を最小化する方法 |
| サブタイトル（和） | |
| タイトル（英） | Minimizing End-to-end Latency in Circuit-switched Network for Parallel Computers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | datacenter network / datacenter network |
| キーワード(2)（和/英） | end-to-end latency / end-to-end latency |
| キーワード(3)（和/英） | circuit switching / circuit switching |
| キーワード(4)（和/英） | packet switching / packet switching |
| 第 1 著者 氏名（和/英） | 胡 曜 / Yao Hu |
| 第 1 著者 所属（和/英） | 国立情報学研究所(略称：NII) National Institute of Informatics(略称：NII) |
| 第 2 著者 氏名（和/英） | 平澤 将一 / Shoichi Hirasawa |
| 第 2 著者 所属（和/英） | 国立情報学研究所(略称：NII) National Institute of Informatics(略称：NII) |
| 第 3 著者 氏名（和/英） | 鯉渕 道紘 / Michihiro Koibuchi |
| 第 3 著者 所属（和/英） | 国立情報学研究所(略称：NII) National Institute of Informatics(略称：NII) |
| 発表年月日 | 2018-03-07 |
| 資料番号 | CPSY2017-135,DC2017-91 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CPSY-479,DC-480 |
| ページ範囲 | pp.95-100(CPSY), pp.95-100(DC), |
| ページ数 | 6 |
| 発行日 | 2018-02-28 (CPSY, DC) |