| 講演名 | 2018-02-20 コントローラ拡大を用いた遷移故障テストパターン数削減のための演算器のテストレジスタ割当て法 竹内 勇希(日大), 武田 俊(日大), 細川 利典(日大), 山崎 紘史(日大), 吉村 正義(京都産大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | VLSIのテストコストを削減するためには，テストパターン数を削減することが必要である．特に動的テスト圧縮の効率を高めるために，レジスタ転送レベルにおけるテスト容易化設計法が重要である．本論文では，実速度スキャンテストにおける遷移故障テストパターン数を削減するために，演算器並列テストのためのテストレジスタ割当て法を提案し，演算器並列テストを可能にするためのコントローラ拡大をテスト容易化設計として用いる．コントローラ拡大適用後の回路は演算器並列テストが可能なため，動的テスト圧縮の効率が高まることが期待できる．高位レベルのベンチマーク回路に対する実験結果は平均0.45%の面積オーバーヘッドでテストパターン数を7.35%削減したことを示す． |
| 抄録(英) | It is required to reduce the number of test patterns to reduce test cost for VLSIs. Especially, design-for-testability methods at register transfer level are important to enhance the efficiency of dynamic test compaction. In this paper, we propose a test register assignment method for concurrent operational unit testing to reduce the number of test patterns for transition faults on at-speed scan testing, and use controller augmentation as our design-for-testability method to enable the concurrent testing. It is expected that the efficiency of dynamic test compaction becomes high since concurrent operational unit testing can be executed for circuits which controller augmentation is applied. Experimental results for high-level benchmark circuits show that the number of test patterns was reduced by 7.35% with 0.45% rea overhead on average. |
| キーワード(和) | テストレジスタ割当て / コントローラ拡大 / 無効テスト状態 / テストスケジューリング |
| キーワード(英) | test register assignment / controller augmentation / invaild test states / test scheduling |
| 資料番号 | DC2017-78 |
| 発行日 | 2018-02-13 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2018/2/20(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 委員長氏名（和） | 井上 美智子(奈良先端大) |
| 委員長氏名（英） | Michiko Inoue(NAIST) |
| 副委員長氏名（和） | 福本 聡(首都大東京) |
| 副委員長氏名（英） | Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 吉村 正義(京都産大) / 金子 晴彦(東工大) |
| 幹事氏名（英） | Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) |
| 幹事補佐氏名（和） | 新井 雅之(日大) |
| 幹事補佐氏名（英） | Masayuki Arai(Nihon Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コントローラ拡大を用いた遷移故障テストパターン数削減のための演算器のテストレジスタ割当て法 |
| サブタイトル（和） | |
| タイトル（英） | A Test Register Assignment Method for Operational Units to Reduce the Number of Test Patterns for Transition Faults Using Controller Augmentation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テストレジスタ割当て / test register assignment |
| キーワード(2)（和/英） | コントローラ拡大 / controller augmentation |
| キーワード(3)（和/英） | 無効テスト状態 / invaild test states |
| キーワード(4)（和/英） | テストスケジューリング / test scheduling |
| 第 1 著者 氏名（和/英） | 竹内 勇希 / Yuki Takeuchi |
| 第 1 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 2 著者 氏名（和/英） | 武田 俊 / Shun Takeda |
| 第 2 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 3 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 3 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 4 著者 氏名（和/英） | 山崎 紘史 / Hiroshi Yamazaki |
| 第 4 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 5 著者 氏名（和/英） | 吉村 正義 / Masayoshi Yoshimura |
| 第 5 著者 所属（和/英） | 京都産業大学(略称：京都産大) Kyoto Sangyo University(略称：Kyoto Sangyo Univ.) |
| 発表年月日 | 2018-02-20 |
| 資料番号 | DC2017-78 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | DC-444 |
| ページ範囲 | pp.7-12(DC), |
| ページ数 | 6 |
| 発行日 | 2018-02-13 (DC) |