| 講演名 | 2018-01-18 FPGA搭載プロセッサ一体型機械語モニタ 金子 博昭(東京電機大), 金杉 昭徳(東京電機大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 固有のISAを実装したプロセッサをFPGAに回路実装する場合，初期のプログラム開発向けに機械語モニタが不可欠である．本稿ではモニタの処理をハードウェア記述言語で記述し，ターゲットプロセッサとともにFPGAに実装する機械語モニタを提案する．提案モニタはプロセッサ設計の検証進度およびプログラムの開発状況に応じ最適構成なモニタ機能を提供する．提案モニタのFPGAへの実装と評価により，ソフトウェア開発ツールの開発途上にあってもネイティブ環境でプロセッサ設計検証を進められることを確認した． |
| 抄録(英) | Machine code monitor is necessary for initial program development stage when implementing a new processor with unique ISA on FPGA. This paper propose a machine code monitor which is written in HDL and implemented with a target processor on FPGA. The proposed monitor provides an optimal configured monitor functions according to verification status of the processor and development situation of programs. Through implementation and evaluation of the proposed monitor on FPGA, it was confirmed that processor design and verification can be advanced in the target environment even in the middle of developing software development tools for the processor. |
| キーワード(和) | FPGA, / ISA / 機械語モニタ / ハードウェア記述言語 / プロセッサ |
| キーワード(英) | FPGA / Hardware description language / ISA / Machine code monitor / Processor |
| 資料番号 | VLD2017-73,CPSY2017-117,RECONF2017-61 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-ARC / VLD / CPSY / RECONF / IPSJ-SLDM |
|---|---|
| 開催期間 | 2018/1/18(から2日開催) |
| 開催地（和） | 慶應義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 五島 正裕(NII) / 越智 裕之(立命館大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 浜口 清治(島根大) |
| 委員長氏名（英） | Masahiro Goshima(NII) / Hiroyuki Ochi(Ritsumeikan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Kiyoharu Hamaguchi(Shimane Univ.) |
| 副委員長氏名（和） | / 峯岸 孝行(三菱電機) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) |
| 副委員長氏名（英） | / Noriyuki Minegishi(Mitsubishi Electric) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) |
| 幹事氏名（和） | 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) / 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) |
| 幹事氏名（英） | Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) / Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) |
| 幹事補佐氏名（和） | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System Architecture / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA搭載プロセッサ一体型機械語モニタ |
| サブタイトル（和） | |
| タイトル（英） | Integrated Machine Code Monitor on FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA, / FPGA |
| キーワード(2)（和/英） | ISA / Hardware description language |
| キーワード(3)（和/英） | 機械語モニタ / ISA |
| キーワード(4)（和/英） | ハードウェア記述言語 / Machine code monitor |
| キーワード(5)（和/英） | プロセッサ / Processor |
| 第 1 著者 氏名（和/英） | 金子 博昭 / Hiroaki Kaneko |
| 第 1 著者 所属（和/英） | 東京電機大学(略称：東京電機大) Tokyo Denki University(略称：TokyoDenki Univ.) |
| 第 2 著者 氏名（和/英） | 金杉 昭徳 / Akinori Kanasugi |
| 第 2 著者 所属（和/英） | 東京電機大学(略称：東京電機大) Tokyo Denki University(略称：TokyoDenki Univ.) |
| 発表年月日 | 2018-01-18 |
| 資料番号 | VLD2017-73,CPSY2017-117,RECONF2017-61 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-377,CPSY-378,RECONF-379 |
| ページ範囲 | pp.65-70(VLD), pp.65-70(CPSY), pp.65-70(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |