| 講演名 | 2018-01-18 マルチFPGAボードによるRecurrent Neural Networkの高速化 山内 脩吾(慶大), 武者 千嵯(慶大), 工藤 知宏(東大), 天野 英晴(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | NEDOプロジェクト「省電力AIエンジンと異種エンジン統合クラウドによる人工知能プラットフォーム」では、GPUとFPGAを多数をサーキットスイッチング方式で接続、深層学習、AIアプリケーションのクラウド上での高速化、省電力を目的とする。本稿では仕様が決定し試作機が製造されているFPGAノードFiC-SW1を紹介、これを複数用いてRecurrent Neural Network(RNN)の一種Long Short Term Memory(LSTM)の高速化を検討する。LSTMはここ2,3年翻訳や画像説明など高精度なAIモデルに採用され、FPGAでもGPUに競合する計算性能、それを上回る電力性能を達成できる。通信に強いFiC-SW1ボードの特性を活かし複数FPGA上でのLSTM推論高速化を課題とした。複数FPGA上のLSTM推論の実装を、並列化のためのタスク分割、実装、 通信、 ネットワークの変更によって検討する。評価の結果9ノードにおいてマルチCPU実装に比べて最大433倍、65ノードのtreeトポロジで最大1907倍の性能となることがわかった。 |
| 抄録(英) | |
| キーワード(和) | RNN / LSTM / FPGA |
| キーワード(英) | |
| 資料番号 | VLD2017-62,CPSY2017-106,RECONF2017-50 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-ARC / VLD / CPSY / RECONF / IPSJ-SLDM |
|---|---|
| 開催期間 | 2018/1/18(から2日開催) |
| 開催地（和） | 慶應義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 五島 正裕(NII) / 越智 裕之(立命館大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 浜口 清治(島根大) |
| 委員長氏名（英） | Masahiro Goshima(NII) / Hiroyuki Ochi(Ritsumeikan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Kiyoharu Hamaguchi(Shimane Univ.) |
| 副委員長氏名（和） | / 峯岸 孝行(三菱電機) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) |
| 副委員長氏名（英） | / Noriyuki Minegishi(Mitsubishi Electric) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) |
| 幹事氏名（和） | 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) / 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) |
| 幹事氏名（英） | Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) / Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) |
| 幹事補佐氏名（和） | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System Architecture / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN-ONLY |
| タイトル（和） | マルチFPGAボードによるRecurrent Neural Networkの高速化 |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RNN |
| キーワード(2)（和/英） | LSTM |
| キーワード(3)（和/英） | FPGA |
| 第 1 著者 氏名（和/英） | 山内 脩吾 / Yugo Yamauchi |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 武者 千嵯 / Kazusa Musha |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | 工藤 知宏 / Kudoh Tomohiro |
| 第 3 著者 所属（和/英） | 東京大学(略称：東大) University of Tokyo(略称：Univ. of Tokyo) |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 4 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2018-01-18 |
| 資料番号 | VLD2017-62,CPSY2017-106,RECONF2017-50 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-377,CPSY-378,RECONF-379 |
| ページ範囲 | pp.1-6(VLD), pp.1-6(CPSY), pp.1-6(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |