| 講演名 | 2018-01-19 ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化 岩田 拓真(慶大), 三塚 皐矢(慶大), 中村 幸平(慶大), 徳差 雄太(慶大), 松谷 宏紀(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、データセンタにおいて増え続けるデータ量と消費電力への対策として、計算負荷の高い処理をFPGAのようなアクセラレータにオフロードするシステムが増えている。FPGAのようなアクセラレータは、一般的に、ホストCPUとはPCIeを介して接続されるため、複数サーバ間で分散処理を行う場合にホストCPUを介したサーバ間通信が性能のボトルネックになり得る。そこで、FPGAをネットワークスイッチに直接接続し、ホストを経由せずに複数FPGA間で分散処理を行うシステムが登場している。元来、複数サーバ間のデータの通信では、送信データのシリアライゼーション、および、受信データのデシリアライゼーションが行われるが、このようなネットワーク接続FPGAにおいては、シリアライゼーションおよびデシリアライゼーションをFPGA内で行う必要がある。本論文では、10GbE (10Gbit Ethernet)ネットワークに直接接続したFPGAを対象に、分散処理で広く使用されているProtocol BuffersおよびBSONに基づいたシリアライズおよびデシリアライズ機構を設計、実装した。また、高位合成によって作られた任意のアプリケーションロジックをこれらのシリアライズおよびデシリアライズ機構に接続するためのフローを構築した。評価では、これらのシリアライズおよびデシリアライズ機構の性能はソフトウェアよりも最大45.6倍改善できることを示し、さらに、ネットワーク接続FPGA同士がこれらのシリアライゼーションプロトコルを用いてデータ通信できることを実機で確認した。 |
| 抄録(英) | |
| キーワード(和) | FPGA / シリアライゼーション / RPC |
| キーワード(英) | FPGA / Serialization / RPC |
| 資料番号 | VLD2017-84,CPSY2017-128,RECONF2017-72 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-ARC / VLD / CPSY / RECONF / IPSJ-SLDM |
|---|---|
| 開催期間 | 2018/1/18(から2日開催) |
| 開催地（和） | 慶應義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 五島 正裕(NII) / 越智 裕之(立命館大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 浜口 清治(島根大) |
| 委員長氏名（英） | Masahiro Goshima(NII) / Hiroyuki Ochi(Ritsumeikan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Kiyoharu Hamaguchi(Shimane Univ.) |
| 副委員長氏名（和） | / 峯岸 孝行(三菱電機) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) |
| 副委員長氏名（英） | / Noriyuki Minegishi(Mitsubishi Electric) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) |
| 幹事氏名（和） | 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) / 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) |
| 幹事氏名（英） | Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) / Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) |
| 幹事補佐氏名（和） | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System Architecture / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化 |
| サブタイトル（和） | |
| タイトル（英） | Accelerating Serialization Protocols for Network-Attached FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | シリアライゼーション / Serialization |
| キーワード(3)（和/英） | RPC / RPC |
| 第 1 著者 氏名（和/英） | 岩田 拓真 / Takuma Iwata |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 三塚 皐矢 / Koya Mitsuzuka |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | 中村 幸平 / Kohei Nakamura |
| 第 3 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 4 著者 氏名（和/英） | 徳差 雄太 / Yuta Tokusashi |
| 第 4 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 5 著者 氏名（和/英） | 松谷 宏紀 / Hiroki Matsutani |
| 第 5 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2018-01-19 |
| 資料番号 | VLD2017-84,CPSY2017-128,RECONF2017-72 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-377,CPSY-378,RECONF-379 |
| ページ範囲 | pp.139-144(VLD), pp.139-144(CPSY), pp.139-144(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |