| 講演名 | 2018-01-18 密結合FPGAクラスタのための直接網の設計と評価 田中 大智(東北大), Antoniette Mondigo(東北大), 佐野 健太郎(東北大), 山本 悟(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGAを用いた高性能計算システムの実現には、専用の通信網によりFPGAを相互に接続した密結合FPGAクラスタが有望である。特に、高速シリアルリンクを用いてFPGAを直結をする構成により、低遅延でかつ広帯域の通信が期待できる。一方で、想定されるアプリケーションには様々な通信パターンが求められることから、汎用性と高性能の両方を備えた通信網が必要である。本研究では、細粒度および粗粒度の異なる通信要求に対し低遅延かつ広帯域の通信網を実現することを目的として、二次元トーラス網による密結合FPGAクラスタとそのための通信機構を開発している。異なるFPGA上において並列に動作する計算パイプライン間において断続的に細粒度の通信を行う場合には、並列処理効率の低下を避けるために低遅延が求められる。一方、異なるFPGA間においてメモリ上のデータを転送するような粗粒度の通信の場合には、低遅延よりもむしろ通信時間を短縮するために広帯域が重要となる。本稿では、これらの要求仕様について検討を行った上で、二次元トーラス網のためのルータモジュールの設計を行う。実機の動作条件を模擬したRTLシミュレーションにより、実装したルータの性能評価を行う。 |
| 抄録(英) | |
| キーワード(和) | FPGA / 密結合クラスタ / 通信網 / ルータ |
| キーワード(英) | |
| 資料番号 | VLD2017-74,CPSY2017-118,RECONF2017-62 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-ARC / VLD / CPSY / RECONF / IPSJ-SLDM |
|---|---|
| 開催期間 | 2018/1/18(から2日開催) |
| 開催地（和） | 慶應義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 五島 正裕(NII) / 越智 裕之(立命館大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 浜口 清治(島根大) |
| 委員長氏名（英） | Masahiro Goshima(NII) / Hiroyuki Ochi(Ritsumeikan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Kiyoharu Hamaguchi(Shimane Univ.) |
| 副委員長氏名（和） | / 峯岸 孝行(三菱電機) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) |
| 副委員長氏名（英） | / Noriyuki Minegishi(Mitsubishi Electric) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) |
| 幹事氏名（和） | 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) / 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) |
| 幹事氏名（英） | Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) / Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) |
| 幹事補佐氏名（和） | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) |
| 幹事補佐氏名（英） | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System Architecture / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN-ONLY |
| タイトル（和） | 密結合FPGAクラスタのための直接網の設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA |
| キーワード(2)（和/英） | 密結合クラスタ |
| キーワード(3)（和/英） | 通信網 |
| キーワード(4)（和/英） | ルータ |
| 第 1 著者 氏名（和/英） | 田中 大智 / Daichi Tanaka |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ) |
| 第 2 著者 氏名（和/英） | Antoniette Mondigo / Antoniette Mondigo |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ) |
| 第 3 著者 氏名（和/英） | 佐野 健太郎 / Kentaro Sano |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ) |
| 第 4 著者 氏名（和/英） | 山本 悟 / Satoru Yamamoto |
| 第 4 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ) |
| 発表年月日 | 2018-01-18 |
| 資料番号 | VLD2017-74,CPSY2017-118,RECONF2017-62 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-377,CPSY-378,RECONF-379 |
| ページ範囲 | pp.71-76(VLD), pp.71-76(CPSY), pp.71-76(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-01-11 (VLD, CPSY, RECONF) |