| 講演名 | 2017-12-14 論理ゲートを連続時間2値動作させて用いるrail-to-rail増幅回路の内部遅延を考慮した低雑音設計 鈴木 博俊(明大), 和田 和千(明大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | CMOSの微細化の恩恵をアナログ回路にももたらすべく，論理ゲートを連続時間２値動作させて用いる増幅回路が提案されている．従来回路で生じる内部の2つのパスの遅延差が出力雑音に影響をもたらすという問題を指摘し，遅延差を解消した回路構造の提案を行う．またシミュレーションにて，その有効性を検証する． |
| 抄録(英) | Digital-Based Analog Amplifiers have been proposed for bringing the benefits by miniaturization of technology node to analog circuits.In this paper, it is revealed that delay difference between two paths of quantized inputs affects output as adding white noise and a new structure is proposed.Suppression of output noise on the proposed circuit is confirmed by simulation. |
| キーワード(和) | 差動増幅回路 / 論理ゲート / 白色雑音 |
| キーワード(英) | differential circuit / logic gate / white noise |
| 資料番号 | CAS2017-80,ICD2017-68,CPSY2017-77 |
| 発行日 | 2017-12-07 (CAS, ICD, CPSY) |
| 研究会情報 | |
| 研究会 | ICD / CPSY / CAS |
|---|---|
| 開催期間 | 2017/12/14(から2日開催) |
| 開催地（和） | アートホテル石垣島 |
| 開催地（英） | Art Hotel Ishigakijima |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) / 中野 浩嗣(広島大) / 平木 充(ルネサス エレクトロニクス) |
| 委員長氏名（英） | Hideto Hidaka(Renesas) / Koji Nakano(Hiroshima Univ.) / Mitsuru Hiraki(Renesas) |
| 副委員長氏名（和） | 永田 真(神戸大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 岡崎 秀晃(湘南工科大) |
| 副委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Hideaki Okazaki(Shonan Inst. of Tech.) |
| 幹事氏名（和） | 高宮 真(東大) / 橋本 隆(パナソニック) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 山口 基(ルネサスシステムデザイン) / 橘 俊宏(湘南工科大) |
| 幹事氏名（英） | Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Motoi Yamaguchi(Renesas) / Toshihiro Tachibana(Shonan Inst. of Tech.) |
| 幹事補佐氏名（和） | 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 中村 洋平(日立) |
| 幹事補佐氏名（英） | Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yohei Nakamura(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Computer Systems / Technical Committee on Circuits and Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 論理ゲートを連続時間2値動作させて用いるrail-to-rail増幅回路の内部遅延を考慮した低雑音設計 |
| サブタイトル（和） | |
| タイトル（英） | Noise of Digital-Based Analog Rail-to-Rail Amplifier due to Internal Path Delays |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 差動増幅回路 / differential circuit |
| キーワード(2)（和/英） | 論理ゲート / logic gate |
| キーワード(3)（和/英） | 白色雑音 / white noise |
| 第 1 著者 氏名（和/英） | 鈴木 博俊 / Hirotoshi Suzuki |
| 第 1 著者 所属（和/英） | 明治大学(略称：明大) Meiji Universuty(略称：Meiji Univ) |
| 第 2 著者 氏名（和/英） | 和田 和千 / Kazuyuki Wada |
| 第 2 著者 所属（和/英） | 明治大学(略称：明大) Meiji Universuty(略称：Meiji Univ) |
| 発表年月日 | 2017-12-14 |
| 資料番号 | CAS2017-80,ICD2017-68,CPSY2017-77 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CAS-343,ICD-344,CPSY-345 |
| ページ範囲 | pp.85-89(CAS), pp.85-89(ICD), pp.85-89(CPSY), |
| ページ数 | 5 |
| 発行日 | 2017-12-07 (CAS, ICD, CPSY) |