講演名 2017-12-14
Drowsyキャッシュによる断熱的FinFET SRAMのばらつきの検証
田中 友貴(岐阜大), 高橋 康宏(岐阜大), 関根 敏和(岐阜大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では,従来の6T SRAM,DrowsyキャッシュSRAM,アクセストランジスタをLPモードにした「提案回路1」,アクセストランジスタをLPモードのトランスミッションゲートにした「提案回路2」の4種類の回路それぞれについて,FinFETのしきい値電圧を,基準値の許容誤差の分布と乱数でばらつかせ1000回のシミュレーションを行い,回路のスタティックノイズマージン(以下「SNM」と表記)にどれだけの変化が生じるかを検討する.
抄録(英) This paper inspects the differences of static noise margin of 4 types of SRAM circuits. These circuits are analyzed threshold voltage variability induced by work function fluctuations in 45nm FinFET.
キーワード(和) 断熱的論理 / DrowsyキャッシュSRAM / SRAM消費エネルギーの削減 / モンテカルロシミュレーション
キーワード(英) Adiabatic logic / Drowsy caches SRAM / Reduction of energy consumption / Monte Carlo simulation
資料番号 CAS2017-77,ICD2017-65,CPSY2017-74
発行日 2017-12-07 (CAS, ICD, CPSY)

研究会情報
研究会 ICD / CPSY / CAS
開催期間 2017/12/14(から2日開催)
開催地(和) アートホテル石垣島
開催地(英) Art Hotel Ishigakijima
テーマ(和) 学生・若手研究会
テーマ(英)
委員長氏名(和) 日高 秀人(ルネサス エレクトロニクス) / 中野 浩嗣(広島大) / 平木 充(ルネサス エレクトロニクス)
委員長氏名(英) Hideto Hidaka(Renesas) / Koji Nakano(Hiroshima Univ.) / Mitsuru Hiraki(Renesas)
副委員長氏名(和) 永田 真(神戸大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 岡崎 秀晃(湘南工科大)
副委員長氏名(英) Makoto Nagata(Kobe Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Hideaki Okazaki(Shonan Inst. of Tech.)
幹事氏名(和) 高宮 真(東大) / 橋本 隆(パナソニック) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 山口 基(ルネサスシステムデザイン) / 橘 俊宏(湘南工科大)
幹事氏名(英) Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Motoi Yamaguchi(Renesas) / Toshihiro Tachibana(Shonan Inst. of Tech.)
幹事補佐氏名(和) 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 中村 洋平(日立)
幹事補佐氏名(英) Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yohei Nakamura(Hitachi)

講演論文情報詳細
申込み研究会 Technical Committee on Integrated Circuits and Devices / Technical Committee on Computer Systems / Technical Committee on Circuits and Systems
本文の言語 JPN
タイトル(和) Drowsyキャッシュによる断熱的FinFET SRAMのばらつきの検証
サブタイトル(和)
タイトル(英) Evaluation of Variations and Reliabilities of Drowsy Cache Type Adiabatic FinFET SRAM
サブタイトル(和)
キーワード(1)(和/英) 断熱的論理 / Adiabatic logic
キーワード(2)(和/英) DrowsyキャッシュSRAM / Drowsy caches SRAM
キーワード(3)(和/英) SRAM消費エネルギーの削減 / Reduction of energy consumption
キーワード(4)(和/英) モンテカルロシミュレーション / Monte Carlo simulation
第 1 著者 氏名(和/英) 田中 友貴 / Tomotaka Tanaka
第 1 著者 所属(和/英) 岐阜大学(略称:岐阜大)
Gifu University(略称:Gifu Univ.)
第 2 著者 氏名(和/英) 高橋 康宏 / Yasuhiro Takahashi
第 2 著者 所属(和/英) 岐阜大学(略称:岐阜大)
Gifu University(略称:Gifu Univ.)
第 3 著者 氏名(和/英) 関根 敏和 / Toshikazu Sekine
第 3 著者 所属(和/英) 岐阜大学(略称:岐阜大)
Gifu University(略称:Gifu Univ.)
発表年月日 2017-12-14
資料番号 CAS2017-77,ICD2017-65,CPSY2017-74
巻番号(vol) vol.117
号番号(no) CAS-343,ICD-344,CPSY-345
ページ範囲 pp.71-74(CAS), pp.71-74(ICD), pp.71-74(CPSY),
ページ数 4
発行日 2017-12-07 (CAS, ICD, CPSY)