| 講演名 | 2017-12-14 並列線形帰還シフトレジスタPRBS発生回路の高速化に関する検討 井山 景喬(芝浦工大), 石井 雅樹(芝浦工大), 佐々木 昌浩(芝浦工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIチップの正常動作をテストする「オンチップ・テストパターン発生回路」の動作速度は，線形帰還シフトレジスタによるPRBS発生回路の帰還部で用いるD-FFとEXORの遅延によって決まる．周期を短くしすぎてしまうと，EXORの結果確定前に帰還先のD-FFがラッチしてしまうため発生するPRBSに誤りが生じる．そこで本研究では，この帰還先D-FFのラッチタイミングだけを他に比べて遅らせることでEXORの遅延を無視して周期を短くすることが可能な回路を提案する．そして，シミュレーションにより16GHzのPRBSを発生可能であることを確認し，提案する回路構成の有効性を示した． |
| 抄録(英) | The operation speed of the on-chip test pattern generator that tests normal operation of LSI chip is determined by the propagation delay of D-FF and EXOR used in the feedback section of the PRBS generator using linear feedback shift register (LFSR).When the clock frequency too fast, D-FF latches before EXOR output is determined, generated PRBS is incorrect.In this study, we propose a high speed LFSR by ignoring the delay of EXOR and delaying the latch timing of feedback D-FF.We confirm that 16 GHz PRBS can be generated by simulation, and show the effectiveness of the proposed circuit. |
| キーワード(和) | PRBS / BIST / LFSR / シリアルインターフェイス |
| キーワード(英) | PRBS / BIST / LFSR / serial interface |
| 資料番号 | CAS2017-85,ICD2017-73,CPSY2017-82 |
| 発行日 | 2017-12-07 (CAS, ICD, CPSY) |
| 研究会情報 | |
| 研究会 | ICD / CPSY / CAS |
|---|---|
| 開催期間 | 2017/12/14(から2日開催) |
| 開催地（和） | アートホテル石垣島 |
| 開催地（英） | Art Hotel Ishigakijima |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) / 中野 浩嗣(広島大) / 平木 充(ルネサス エレクトロニクス) |
| 委員長氏名（英） | Hideto Hidaka(Renesas) / Koji Nakano(Hiroshima Univ.) / Mitsuru Hiraki(Renesas) |
| 副委員長氏名（和） | 永田 真(神戸大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 岡崎 秀晃(湘南工科大) |
| 副委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Hideaki Okazaki(Shonan Inst. of Tech.) |
| 幹事氏名（和） | 高宮 真(東大) / 橋本 隆(パナソニック) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 山口 基(ルネサスシステムデザイン) / 橘 俊宏(湘南工科大) |
| 幹事氏名（英） | Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Motoi Yamaguchi(Renesas) / Toshihiro Tachibana(Shonan Inst. of Tech.) |
| 幹事補佐氏名（和） | 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 中村 洋平(日立) |
| 幹事補佐氏名（英） | Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yohei Nakamura(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Computer Systems / Technical Committee on Circuits and Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 並列線形帰還シフトレジスタPRBS発生回路の高速化に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | Study on acceleration of Paralleled Linear Feedback Shift Register PRBS Generator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PRBS / PRBS |
| キーワード(2)（和/英） | BIST / BIST |
| キーワード(3)（和/英） | LFSR / LFSR |
| キーワード(4)（和/英） | シリアルインターフェイス / serial interface |
| 第 1 著者 氏名（和/英） | 井山 景喬 / Keisuke Iyama |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 2 著者 氏名（和/英） | 石井 雅樹 / Masaki Ishii |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 3 著者 氏名（和/英） | 佐々木 昌浩 / Masahiro Sasaki |
| 第 3 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 発表年月日 | 2017-12-14 |
| 資料番号 | CAS2017-85,ICD2017-73,CPSY2017-82 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CAS-343,ICD-344,CPSY-345 |
| ページ範囲 | pp.99-99(CAS), pp.99-99(ICD), pp.99-99(CPSY), |
| ページ数 | 1 |
| 発行日 | 2017-12-07 (CAS, ICD, CPSY) |