| 講演名 | 2017-11-06 NIDSのPCREのパターンマッチングのFPGA実装とその高速化・省メモリ化 福田 真啓(北陸先端大), 井口 寧(北陸先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，ネットワーク型侵入検知システム（NIDS）に使われるSnortルールのうち，Perl正規表現（PCRE）のパターンマッチング回路を自動生成するツールの開発について述べる．生成する回路は多数の状態遷移要素（STE）などから成り，1つの状態遷移が1つのSTEに対応する．提案手法であるSingle-STEは，文字クラスを認識する組み合わせ回路を使うことにより，従来のFull-STEの機能を損ねることなくメモリリソースを排除する．後方参照など多くの機能には未対応であるが，複数の入力シンボルを同時に処理することも理論上可能である．Snort 2.9.9.0のルールを適用したところ，従来手法に比べBRAMの使用を排除することに成功し，高並列化のボトルネックを解消できた．また，クロックの余裕も0.242nsの悪化で済んだので，今後も並列化が可能であることが見込まれる． |
| 抄録(英) | In this paper, we explain about a development of a tool to automatically generate a circuit for pattern matching of Perl Compatible Regular Expressions (PCREs) in Snort rule set which is used for Network-based Intrusion Detection System (NIDS). The generated circuit consists of many State Transition Elements (STEs) and so on and one state transition corresponds to one STE. Our proposed method named Single-STE eliminates memory resource without harming the function of Full-STE of a previous research by using a combinational circuit which can recognize character classes. We still does not support back reference and so on yet, but processing multiple input symbols is theoretically possible. We applied our method to Snort 2.9.9.0 rule set, and successfully removed the use of BRAM compared with a previous research, so that it eliminated the bottleneck of the high parallelization. And the deterioration of the slack was only 0.242ns, so it is expected to be parallelization in the future. |
| キーワード(和) | Field-Programmable Gate Array / Snort / Perl互換正規表現 |
| キーワード(英) | Field-Programmable Gate Array / Snort / Perl Compatible Regular Expression |
| 資料番号 | RECONF2017-37 |
| 発行日 | 2017-10-30 (RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/11/6(から3日開催) |
| 開催地（和） | くまもと県民交流館パレア |
| 開催地（英） | Kumamoto-Kenminkouryukan Parea |
| テーマ（和） | デザインガイア2017 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2017 -New Field of VLSI Design- |
| 委員長氏名（和） | 越智 裕之(立命館大) / 井上 美智子(奈良先端大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 浜口 清治(島根大) / 渡辺 晴美(東海大) / 五島 正裕(NII) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Michiko Inoue(NAIST) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Kiyoharu Hamaguchi(Shimane Univ.) / 渡辺 晴美(東海大) / Masahiro Goshima(NII) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) / 武山 真弓(北見工大) / 永田 真(神戸大) / 児玉 和也(NII) / 木全 英明(NTT) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Kazuya Kodama(NII) / Hideaki Kimata(NTT) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 岩田 展幸(日大) / 中村 雄一(豊橋技科大) / 高宮 真(東大) / 橋本 隆(パナソニック) / 高橋 桂太(名大) / 河村 圭(KDDI総合研究所) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) / 岡野 浩三(信州大) / 北村 崇師(産総研) / 早川 栄一(拓殖大) / 福田 浩章(芝浦工大) / 横山 孝典(東京都市大) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Nobuyuki Iwata(Nihon Univ.) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Keita Takahashi(Nagoya Univ.) / Kei Kawamura(KDDI Research) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) / 岡野 浩三(信州大) / 北村 崇師(産総研) / 早川 栄一(拓殖大) / 福田 浩章(芝浦工大) / 横山 孝典(東京都市大) / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
| 幹事補佐氏名（和） | / 新井 雅之(日大) / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) / 松尾 康孝(NHK) / 早瀬 和也(NTT) |
| 幹事補佐氏名（英） | / Masayuki Arai(Nihon Univ.) / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yuichi Akage(NTT) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Yasutaka Matsuo(NHK) / Kazuya Hayase(NTT) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | NIDSのPCREのパターンマッチングのFPGA実装とその高速化・省メモリ化 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of Pattern Matching of PCRE for NIDS and its Acceleration and Memory Saving |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Field-Programmable Gate Array / Field-Programmable Gate Array |
| キーワード(2)（和/英） | Snort / Snort |
| キーワード(3)（和/英） | Perl互換正規表現 / Perl Compatible Regular Expression |
| 第 1 著者 氏名（和/英） | 福田 真啓 / Masahiro Fukuda |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学(略称：北陸先端大) Japan Advanced Institute of Science and Technology(略称：JAIST) |
| 第 2 著者 氏名（和/英） | 井口 寧 / Yasushi Inoguchi |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学(略称：北陸先端大) Japan Advanced Institute of Science and Technology(略称：JAIST) |
| 発表年月日 | 2017-11-06 |
| 資料番号 | RECONF2017-37 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | RECONF-279 |
| ページ範囲 | pp.1-6(RECONF), |
| ページ数 | 6 |
| 発行日 | 2017-10-30 (RECONF) |