講演名 2017-11-07
双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF
田中 悠貴(京大), 辺 松(京大), 廣本 正之(京大), 佐藤 高史(京大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 偽造半導体チップの流通対策として,半導体の製造ばらつきを用いてチップの個体識別を行うPUF(Physical Unclonable Function)の研究が活発に行なわれている.PUFはある入力値を与えると,対応する出力値を返す関数として機能する回路である.再現性や一意性等のPUFの評価指標に加え,近年では,機械学習攻撃耐性も重視されているが,既存のPUFの多くはSupport Vector Machine(SVM)等の機械学習によりレスポンスの予測が容易である課題があった.本論文では,双安定リング回路の収束時間を用いる機械学習攻撃に強いPUFを提案する.提案回路は, 双安定リング回路の収束時間がトランジスタのしきい値電圧ばらつきに対する線形性を持たないことを利用して,双安定リング回路の収束時における発振回路の瞬時値をレスポンスとして用いる.SPICE シミュレーションを用いた提案回路の解析によりPUFの評価指標とともにSVMによる予測割合が0.5程度となり,レスポンスの予測が困難であることを確認した.
抄録(英) Studies on physical unclonable function (PUF) have been actively conducted as one of the countermeasures against counterfeited chips. PUF is a circuit that serves as a function which returns a response corresponding to a given challenge. In addition to uniqueness and reproducibility, resistance against machine learning attacks has been emphasized as an important metric to evaluate PUF. Most of existing PUFs are vulnerable to the machine learning attacks such as support vector machine (SVM). This paper proposes a PUF architecture that improves resistance against machine learning attacks. By utilizing the fact that the convergence time of a bistable ring circuit changes strongly nonlinearly with respect to threshold voltage variation, the proposed PUF generates response as an instantaneous value of a ring oscillator at a convergence time of the bistable ring running in parallel. Resistance against machine learning attacks as well as randomness, diffuseness, uniqueness, and reproducibility of the proposed PUF have been validated through SPICE simulations.
キーワード(和) PUF / ハードウェアセキュリティ / Ring Oscillator / 機械学習
キーワード(英) PUF / Hardware Security / Ring Oscillator / Machine Learning
資料番号 VLD2017-40,DC2017-46
発行日 2017-10-30 (VLD, DC)

研究会情報
研究会 VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC
開催期間 2017/11/6(から3日開催)
開催地(和) くまもと県民交流館パレア
開催地(英) Kumamoto-Kenminkouryukan Parea
テーマ(和) デザインガイア2017 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2017 -New Field of VLSI Design-
委員長氏名(和) 越智 裕之(立命館大) / 井上 美智子(奈良先端大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 浜口 清治(島根大) / 渡辺 晴美(東海大) / 五島 正裕(NII)
委員長氏名(英) Hiroyuki Ochi(Ritsumeikan Univ.) / Michiko Inoue(NAIST) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Kiyoharu Hamaguchi(Shimane Univ.) / 渡辺 晴美(東海大) / Masahiro Goshima(NII)
副委員長氏名(和) 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) / 武山 真弓(北見工大) / 永田 真(神戸大) / 児玉 和也(NII) / 木全 英明(NTT)
副委員長氏名(英) Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Kazuya Kodama(NII) / Hideaki Kimata(NTT)
幹事氏名(和) 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 岩田 展幸(日大) / 中村 雄一(豊橋技科大) / 高宮 真(東大) / 橋本 隆(パナソニック) / 高橋 桂太(名大) / 河村 圭(KDDI総合研究所) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) / 岡野 浩三(信州大) / 北村 崇師(産総研) / 早川 栄一(拓殖大) / 福田 浩章(芝浦工大) / 横山 孝典(東京都市大) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大)
幹事氏名(英) Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Nobuyuki Iwata(Nihon Univ.) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Keita Takahashi(Nagoya Univ.) / Kei Kawamura(KDDI Research) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) / 岡野 浩三(信州大) / 北村 崇師(産総研) / 早川 栄一(拓殖大) / 福田 浩章(芝浦工大) / 横山 孝典(東京都市大) / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.)
幹事補佐氏名(和) / 新井 雅之(日大) / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) / 松尾 康孝(NHK) / 早瀬 和也(NTT)
幹事補佐氏名(英) / Masayuki Arai(Nihon Univ.) / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yuichi Akage(NTT) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Yasutaka Matsuo(NHK) / Kazuya Hayase(NTT)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture
本文の言語 JPN
タイトル(和) 双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF
サブタイトル(和)
タイトル(英) A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring Oscillator Circuit
サブタイトル(和)
キーワード(1)(和/英) PUF / PUF
キーワード(2)(和/英) ハードウェアセキュリティ / Hardware Security
キーワード(3)(和/英) Ring Oscillator / Ring Oscillator
キーワード(4)(和/英) 機械学習 / Machine Learning
第 1 著者 氏名(和/英) 田中 悠貴 / Yuki Tanaka
第 1 著者 所属(和/英) 京都大学(略称:京大)
Kyoto University(略称:Kyoto Univ.)
第 2 著者 氏名(和/英) 辺 松 / Song Bian
第 2 著者 所属(和/英) 京都大学(略称:京大)
Kyoto University(略称:Kyoto Univ.)
第 3 著者 氏名(和/英) 廣本 正之 / Masayuki Hiromoto
第 3 著者 所属(和/英) 京都大学(略称:京大)
Kyoto University(略称:Kyoto Univ.)
第 4 著者 氏名(和/英) 佐藤 高史 / Takashi Sato
第 4 著者 所属(和/英) 京都大学(略称:京大)
Kyoto University(略称:Kyoto Univ.)
発表年月日 2017-11-07
資料番号 VLD2017-40,DC2017-46
巻番号(vol) vol.117
号番号(no) VLD-273,DC-274
ページ範囲 pp.79-84(VLD), pp.79-84(DC),
ページ数 6
発行日 2017-10-30 (VLD, DC)