| 講演名 | 2017-11-07 多数決関数を用いた並列プレフィックス加算器の実現と最適化 松本 大輝(早大), 柳澤 政生(早大), 木村 晋二(早大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年のFPGAやポストCMOSデバイスでは，3入力の多数決演算を効率よく実現でき，3入力の多数決演 算に基づく回路構成法が盛んに研究されている．これまで加算器等で素子削減が報告されていたが，具体的な構成法 は示されていなかった．ここでは，プレフィックスグラフで表された加算回路を多数決演算でシステマティックに実 現する手法と，桁上げ生成の性質を用いた多数決素子数削減手法を示している．提案削減手法で，プレフィックスグ ラフをシステマティックに実現する場合と比較して素子数および電力遅延積の削減を達成した． |
| 抄録(英) | In recent FPGAs and post CMOS devices, three-input majority operation can be e?ciently realized and circuit con?guration methods based on three-input majority operation are widely studied. Element reduction has been reported on adders and so on, but the precise construction method has not been shown. This manuscript shows a method of systematically realizing parallel pre?x adders using majority operations and a method of reducing majority operations using the property of carry propagation. By the proposed reduction method, we achieved reduction of the number of majority operations and the power delay product as compared with the systematic realization of parallel pre?x adders. |
| キーワード(和) | 3入力多数決関数 / 並列プレフィックス加算 / Majority-Inverter-Graph / 多数決による桁上げ |
| キーワード(英) | 3 input majority function / Parallel prefix adder / Majority-Inverter-Graph / Carry propagation as a majority operation |
| 資料番号 | VLD2017-46,DC2017-52 |
| 発行日 | 2017-10-30 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/11/6(から3日開催) |
| 開催地（和） | くまもと県民交流館パレア |
| 開催地（英） | Kumamoto-Kenminkouryukan Parea |
| テーマ（和） | デザインガイア2017 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2017 -New Field of VLSI Design- |
| 委員長氏名（和） | 越智 裕之(立命館大) / 井上 美智子(奈良先端大) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 浜口 清治(島根大) / 渡辺 晴美(東海大) / 五島 正裕(NII) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Michiko Inoue(NAIST) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Kiyoharu Hamaguchi(Shimane Univ.) / 渡辺 晴美(東海大) / Masahiro Goshima(NII) |
| 副委員長氏名（和） | 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(東北大) / 武山 真弓(北見工大) / 永田 真(神戸大) / 児玉 和也(NII) / 木全 英明(NTT) |
| 副委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(Tohoku Univ.) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Kazuya Kodama(NII) / Hideaki Kimata(NTT) |
| 幹事氏名（和） | 永山 忍(広島市大) / 新田 高庸(NTTデバイスイノベーションセンタ) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 岩田 展幸(日大) / 中村 雄一(豊橋技科大) / 高宮 真(東大) / 橋本 隆(パナソニック) / 高橋 桂太(名大) / 河村 圭(KDDI総合研究所) / 許 浩沿(パナソニックセミコンダクタソリューションズ) / 密山 幸男(高知工科大) / 柴田 誠也(NEC) / 岡野 浩三(信州大) / 北村 崇師(産総研) / 早川 栄一(拓殖大) / 福田 浩章(芝浦工大) / 横山 孝典(東京都市大) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 塩谷 亮太(名大) |
| 幹事氏名（英） | Shinobu Nagayama(Hiroshima City Univ.) / Koyo Nitta(NTT) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Nobuyuki Iwata(Nihon Univ.) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Keita Takahashi(Nagoya Univ.) / Kei Kawamura(KDDI Research) / Ko Kyo(Panasonic) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Seiya Shibata(NEC) / 岡野 浩三(信州大) / 北村 崇師(産総研) / 早川 栄一(拓殖大) / 福田 浩章(芝浦工大) / 横山 孝典(東京都市大) / Takatsugu Ono(Kyushu Univ.) / Masaaki Kondo(Univ. of Tokyo) / Yohei Hasegawa(Toshiba) / Ryota Shioya(Nagoya Univ.) |
| 幹事補佐氏名（和） | / 新井 雅之(日大) / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) / 松尾 康孝(NHK) / 早瀬 和也(NTT) |
| 幹事補佐氏名（英） | / Masayuki Arai(Nihon Univ.) / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yuichi Akage(NTT) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Yasutaka Matsuo(NHK) / Kazuya Hayase(NTT) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多数決関数を用いた並列プレフィックス加算器の実現と最適化 |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Optimization of Parallel Prefix Adder Using Majority Function |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3入力多数決関数 / 3 input majority function |
| キーワード(2)（和/英） | 並列プレフィックス加算 / Parallel prefix adder |
| キーワード(3)（和/英） | Majority-Inverter-Graph / Majority-Inverter-Graph |
| キーワード(4)（和/英） | 多数決による桁上げ / Carry propagation as a majority operation |
| 第 1 著者 氏名（和/英） | 松本 大輝 / Daiki Matsumoto |
| 第 1 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / Masao Yanagisawa |
| 第 2 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 3 著者 氏名（和/英） | 木村 晋二 / Shinji Kimura |
| 第 3 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 発表年月日 | 2017-11-07 |
| 資料番号 | VLD2017-46,DC2017-52 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | VLD-273,DC-274 |
| ページ範囲 | pp.109-114(VLD), pp.109-114(DC), |
| ページ数 | 6 |
| 発行日 | 2017-10-30 (VLD, DC) |