| 講演名 | 2017-08-09 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた要素回路設計 畑中 湧貴(名大), 松井 裕一(名大), 田中 雅光(名大), 佐野 京佑(名大), 藤巻 朗(名大), 石田 浩貴(九大), 小野 貴継(九大), 井上 弘士(九大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は CMOS マイクロプロセッサの性能を凌駕することを最終目的とし、高スループットな単一磁束 量子（RSFQ）マイクロプロセッサの開発に着手した。これまでに実証されてきた RSFQ マイクロプロセッサのデー タ処理方式にはビットシリアル処理が用いられており、スループット性能は限定されたものとなっていた。データ 処理方式にビットパラレル処理を用い、論理ゲートごとにパイプラインを構成する、ゲートレベルパイプライン構 造を採用することで、ワード長によらず格段に優れたスループット性能が期待される。本研究では、要素回路のう ち最も回路規模が大きく、タイミング設計が困難な、データパスの高周波動作の評価を行うことで、ビットパラレ ル RSFQ マイクロプロセッサの実現可能性を示すことに取り組んだ。データパスを構成するアダーとレジスタファ イルの高周波動作試験を行った結果、目標動作周波数である 30 GHz において、バイアス電圧に対し 25%の動作余 裕度を確認した。また、データパスの詳細設計を行い、論理シミュレーションによる高周波動作の評価を行った結 果、30 GHz において同程度の動作余裕度を確認することができた。ただし、低バイアス電圧領域における動作に課 題が残る結果となり、より安定な動作を得るためにタイミング設計の見直しが必要であると考えられる。 |
| 抄録(英) | We have started development of high-throughput rapid single-flux-quantum (RSFQ) microprocessors with the aim of higher performance than CMOS microprocessors. The throughput performance was limited in bit-serial processing, which was employed in the RSFQ microprocessors demonstrated so far. We can expect significant improvement in performance independently from word lengths by introducing bit-parallel processing and gate-level-pipelined structure, in which pipeline processing is formed by logic gate. In this study, we aimed to prove the feasibility of bit-parallel RSFQ microprocessors, by evaluating high-frequency operation of datapath, which is the largest, most challenging component in timing design. The high-speed tests of an adder and register file, which compose the datapath, showed bias margins of 25% at the target frequency, 30 GHz. We also designed detailed datapath, and obtained the comparable bias margin at 30 GHz by logic simulation. However, the result revealed the unstable operation at lower bias region, and indicates that we need review of timing design. |
| キーワード(和) | RSFQ回路 / マイクロプロセッサ / ゲートレベルパイプライン / ビットパラレル処理 |
| キーワード(英) | RSFQ circuit / Microprocessor / Gate-level-pipeline / Bit-parallel processing |
| 資料番号 | SCE2017-17 |
| 発行日 | 2017-08-02 (SCE) |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2017/8/9(から2日開催) |
| 開催地（和） | 名古屋大学(東山キャンパス) |
| 開催地（英） | Nagoya Univ. (Higashiyama Campus) |
| テーマ（和） | 信号処理基盤技術及びその応用、一般 |
| テーマ（英） | Signal processing technologies and their applications, etc. |
| 委員長氏名（和） | 明連 広昭(埼玉大) |
| 委員長氏名（英） | Hiroaki Myoren(Saitama Univ.) |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | 立木 隆(防衛大) / 山下 太郎(NICT) |
| 幹事氏名（英） | Takashi Tachiki(National Defense Academy) / Taro Yamashita(NICT) |
| 幹事補佐氏名（和） | 赤池 宏之(大同大) |
| 幹事補佐氏名（英） | Hiroyuki Akaike(Daido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Superconductive Electronics |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた要素回路設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of Component Circuits for Rapid Single-Flux-Quantum Gate-Level-Pipelined Microprocessors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RSFQ回路 / RSFQ circuit |
| キーワード(2)（和/英） | マイクロプロセッサ / Microprocessor |
| キーワード(3)（和/英） | ゲートレベルパイプライン / Gate-level-pipeline |
| キーワード(4)（和/英） | ビットパラレル処理 / Bit-parallel processing |
| 第 1 著者 氏名（和/英） | 畑中 湧貴 / Yuki Hatanaka |
| 第 1 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 2 著者 氏名（和/英） | 松井 裕一 / Yuichi Matsui |
| 第 2 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 3 著者 氏名（和/英） | 田中 雅光 / Masamitsu Tanaka |
| 第 3 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 4 著者 氏名（和/英） | 佐野 京佑 / Kyosuke Sano |
| 第 4 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 5 著者 氏名（和/英） | 藤巻 朗 / Akira Fujimaki |
| 第 5 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 6 著者 氏名（和/英） | 石田 浩貴 / Koki Ishida |
| 第 6 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 第 7 著者 氏名（和/英） | 小野 貴継 / Takatsugu Ono |
| 第 7 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 第 8 著者 氏名（和/英） | 井上 弘士 / Koji Inoue |
| 第 8 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 発表年月日 | 2017-08-09 |
| 資料番号 | SCE2017-17 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | SCE-171 |
| ページ範囲 | pp.37-42(SCE), |
| ページ数 | 6 |
| 発行日 | 2017-08-02 (SCE) |