講演名 | 2017-08-02 [依頼講演]BRein Memory:バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ 安藤 洸太(北大), 植吉 晃大(北大), 折茂 健太郎(北大), 米川 晴義(東工大), 佐藤 真平(東工大), 中原 啓貴(東工大), 池辺 将之(北大), 浅井 哲也(北大), 高前田 伸也(北大), 黒田 忠広(慶大), 本村 真人(北大), |
---|---|
PDFダウンロードページ | ![]() |
抄録(和) | ニューラルネットワークの応用が興隆を見せている。しかしその発展に伴って計算量とデータ量も増大を続け、携帯機器等の電力の限られた環境での応用が制限される。本アーキテクチャは二値化ニューラルネットワークを採用し、全データをオンチップメモリに収めつつ、全演算をメモリ直近の並列計算で完結することで、処理時間と電力効率双方の改善を行う。またニューラルネットワークの計算の対称性を活用し、層の幅・数・形状に対するスケーラビリティとリコンフィギャラビリティを確保する。 |
抄録(英) | |
キーワード(和) | ニューラルネットワーク / 二値化ニューラルネットワーク / インメモリ処理 |
キーワード(英) | Neural Networks / Binarized Neural Networks / Binary Neural Networks / In-memory Processing |
資料番号 | SDM2017-43,ICD2017-31 |
発行日 | 2017-07-24 (SDM, ICD) |
研究会情報 | |
研究会 | SDM / ICD / ITE-IST |
---|---|
開催期間 | 2017/7/31(から3日開催) |
開催地(和) | 北海道大学情報教育館 |
開催地(英) | Hokkaido-Univ. Multimedia Education Bldg. |
テーマ(和) | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧/低消費電力技術、新デバイス・回路とその応用 |
テーマ(英) | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low voltage/low power techniques, novel devices, circuits, and applications |
委員長氏名(和) | 国清 辰也(ルネサス エレクトロニクス) / 日高 秀人(ルネサス エレクトロニクス) / 須川 成利(東北大) |
委員長氏名(英) | Tatsuya Kunikiyo(Renesas) / Hideto Hidaka(Renesas) / Shigetoshi Sugawa(Tohoku Univ.) |
副委員長氏名(和) | 品田 高宏(東北大) / 永田 真(神戸大) / 浜本 隆之(東京理科大) / 大竹 浩(NHK) |
副委員長氏名(英) | Takahiro Shinada(Tohoku Univ.) / Makoto Nagata(Kobe Univ.) / Takayuki Hamamoto(Tokyo University of Science) / Hiroshi Ohtake(NHK) |
幹事氏名(和) | 黒田 理人(東北大) / 山口 直(ルネサス エレクトロニクス) / 高宮 真(東大) / 橋本 隆(パナソニック) / 池辺 将之(北大) |
幹事氏名(英) | Rihito Kuroda(Tohoku Univ.) / Tadashi Yamaguchi(Renesas) / Makoto Takamiya(Univ. of Tokyo) / Takashi Hashimoto(Panasonic) / Masayuki Ikebe(Hokkaido Univ.) |
幹事補佐氏名(和) | 池田 浩也(静岡大) / 諸岡 哲(東芝メモリ) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) / 伊藤 浩之(東工大) / 範 公可(電通大) |
幹事補佐氏名(英) | Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies |
---|---|
本文の言語 | JPN-ONLY |
タイトル(和) | [依頼講演]BRein Memory:バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ |
サブタイトル(和) | |
タイトル(英) | |
サブタイトル(和) | |
キーワード(1)(和/英) | ニューラルネットワーク / Neural Networks |
キーワード(2)(和/英) | 二値化ニューラルネットワーク / Binarized Neural Networks |
キーワード(3)(和/英) | インメモリ処理 / Binary Neural Networks |
キーワード(4)(和/英) | / In-memory Processing |
第 1 著者 氏名(和/英) | 安藤 洸太 / Kota Ando |
第 1 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
第 2 著者 氏名(和/英) | 植吉 晃大 / Kodai Ueyoshi |
第 2 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
第 3 著者 氏名(和/英) | 折茂 健太郎 / Kentaro Orimo |
第 3 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
第 4 著者 氏名(和/英) | 米川 晴義 / Haruyoshi Yonekawa |
第 4 著者 所属(和/英) | 東京工業大学(略称:東工大) Tokyo Institute of Technology(略称:Tokyo Inst. of Tech.) |
第 5 著者 氏名(和/英) | 佐藤 真平 / Shinpei Sato |
第 5 著者 所属(和/英) | 東京工業大学(略称:東工大) Tokyo Institute of Technology(略称:Tokyo Inst. of Tech.) |
第 6 著者 氏名(和/英) | 中原 啓貴 / Hiroki Nakahara |
第 6 著者 所属(和/英) | 東京工業大学(略称:東工大) Tokyo Institute of Technology(略称:Tokyo Inst. of Tech.) |
第 7 著者 氏名(和/英) | 池辺 将之 / Masayuki Ikebe |
第 7 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
第 8 著者 氏名(和/英) | 浅井 哲也 / Tetsuya Asai |
第 8 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
第 9 著者 氏名(和/英) | 高前田 伸也 / Shinya Takamaeda |
第 9 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
第 10 著者 氏名(和/英) | 黒田 忠広 / Tadahiro Kuroda |
第 10 著者 所属(和/英) | 慶應義塾大学(略称:慶大) Keio University(略称:Keio Univ.) |
第 11 著者 氏名(和/英) | 本村 真人 / Masato Motomura |
第 11 著者 所属(和/英) | 北海道大学(略称:北大) Hokkaido University(略称:Hokkaido Univ.) |
発表年月日 | 2017-08-02 |
資料番号 | SDM2017-43,ICD2017-31 |
巻番号(vol) | vol.117 |
号番号(no) | SDM-166,ICD-167 |
ページ範囲 | pp.101-106(SDM), pp.101-106(ICD), |
ページ数 | 6 |
発行日 | 2017-07-24 (SDM, ICD) |