| 講演名 | 2017-06-20 演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価 右近 祐太(東工大), 佐藤 真平(東工大), 高橋 篤司(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | データセンタにおいて想定されるサービスには高い精度を必要とせず，かつ計算量の多い処理が多数ある．そのため，少ないリソースで高速な処理を可能にする近似計算が有効であると考えられる．本研究では，一般同期式回路を可変レイテンシ化し，一部のFF においてタイミングエラーが発生しても処理を継続するというアプローチで近似計算回路の実現を目指す．可変レイテンシ回路において動作の正当性を完全に保証した上で高速に処理を行う場合，FF の置換数と遅延素子の挿入数が増えるため，回路規模が大きくなる．一方，タイミングエラーによる誤差を許容する場合，FF の置換数と遅延素子の挿入数を減らした上で高速処理を実現できる可能性がある．よって，許容する誤差に応じて置換するFF と挿入する遅延素子の数を適切に決めることが必要となる．本稿では，桁上げ伝搬加算器についてゲートレベルシミュレーションを行い，挿入した遅延量に対する回路面積と処理性能の評価，および部分的なFF の置換に対する出力値の精度の評価を行った．実験から，回路に遅延素子を挿入することで実効クロック周期は最大で34.92%削減される一方，回路面積は145.83%増加することを確かめた．また，加算器の下位ビットにおける誤差のみを許容するようにFF を置換することで，最大誤差と平均誤差を抑えた近似計算が行えることを確認した． |
| 抄録(英) | There are a lot of high load processing that is not required high accuracy at the data center. An approximate computing circuit is effective for processing at high speed and saving resources. In this research, we aim to realize an approximate computing circuit with the approach that a general-synchronous circuit which allowed variable latency continues processing even if a timing error occurs in some FFs. In the case of processing at a high-speed with a complete guarantee of a variable latency circuit, the circuit area increases due to increase replaced FFs and inserted delay elements. On the other hand, in the case of processing by allowing to occur timing errors, it may be possible to reduce replaced FFs and inserted delay elements and to process at a high speed. Therefore, according to allow error, it is necessary to determine a number of FFs to be replaced and a number of delay elements to be inserted. In this paper, we investigate a circuit area and processing performance for the delay amount inserted, and output accuracy for a number of replaced FFs by a gate level simulation for an adder. As the results, by inserting delay elements on a circuit, effective clock period is reduced by 34.92% at maximum, while a circuit area is increased by 145.83%. We also confirmed that approximate computing with decreased a maximum error and an average error can be performed by allowing only lower bit FFs to occur errors. |
| キーワード(和) | 一般同期式回路 / エラー検出回復方式 / 可変レイテンシ / 近似計算 |
| キーワード(英) | General-synchronous circuit / Error detection and correction method / Variable latency / Approximate computing |
| 資料番号 | CAS2017-23,VLD2017-26,SIP2017-47,MSS2017-23 |
| 発行日 | 2017-06-12 (CAS, VLD, SIP, MSS) |
| 研究会情報 | |
| 研究会 | SIP / CAS / MSS / VLD |
|---|---|
| 開催期間 | 2017/6/19(から2日開催) |
| 開催地（和） | 新潟大学五十嵐キャンパス 中央図書館ライブラリーホール |
| 開催地（英） | Niigata University, Ikarashi Campus |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | |
| 委員長氏名（和） | 奥田 正浩(北九州市大) / 平木 充(ルネサス エレクトロニクス) / 名嘉村 盛和(琉球大) / 越智 裕之(立命館大) |
| 委員長氏名（英） | Masahiro Okuda(Univ. of Kitakyushu) / Mitsuru Hiraki(Renesas) / Morikazu Nakamura(Univ. of Ryukyus) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 村松 正吾(新潟大) / 相川 直幸(東京理科大) / 岡崎 秀晃(湘南工科大) / 髙井 重昌(阪大) / 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Shogo Muramatsu(Niigata Univ.) / Naoyuki Aikawa(TUS) / Hideaki Okazaki(Shonan Inst. of Tech.) / Shigemasa Takai(Osaka Univ.) / Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 宮田 高道(千葉工大) / 渡邊 修(拓殖大) / 山口 基(ルネサスシステムデザイン) / 橘 俊宏(湘南工科大) / 豊嶋 伊知郎(東芝) / 金澤 尚史(阪大) / 永山 忍(広島市大) / 宮崎 昭彦(NTT) |
| 幹事氏名（英） | Takamichi Miyata(Chiba Inst. of Tech.) / Osamu Watanabe(Takushoku Univ.) / Motoi Yamaguchi(Renesas) / Toshihiro Tachibana(Shonan Inst. of Tech.) / Ichiro Toyoshima(Toshiba) / Takahumi Kanazawa(Osaka Univ.) / Shinobu Nagayama(Hiroshima City Univ.) / Akihiko Miyazaki(NTT) |
| 幹事補佐氏名（和） | 中本 昌由(広島大) / 中村 洋平(日立) / 金城 秀樹(沖縄大) |
| 幹事補佐氏名（英） | Masayoshi Nakamoto(Hiroshima Univ.ひろ) / Yohei Nakamura(Hitachi) / Hideki Kinjo(Okinawa Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Signal Processing / Technical Committee on Circuits and Systems / Technical Committee on Mathematical Systems Science and its applications / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Trade-off between Performance and Area in a Variable Latency Arithmetic Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 一般同期式回路 / General-synchronous circuit |
| キーワード(2)（和/英） | エラー検出回復方式 / Error detection and correction method |
| キーワード(3)（和/英） | 可変レイテンシ / Variable latency |
| キーワード(4)（和/英） | 近似計算 / Approximate computing |
| 第 1 著者 氏名（和/英） | 右近 祐太 / Yuta Ukon |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Inst. of Tech.) |
| 第 2 著者 氏名（和/英） | 佐藤 真平 / Shimpei Sato |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Inst. of Tech.) |
| 第 3 著者 氏名（和/英） | 高橋 篤司 / Atsushi Takahashi |
| 第 3 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Inst. of Tech.) |
| 発表年月日 | 2017-06-20 |
| 資料番号 | CAS2017-23,VLD2017-26,SIP2017-47,MSS2017-23 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CAS-96,VLD-97,SIP-98,MSS-99 |
| ページ範囲 | pp.119-124(CAS), pp.119-124(VLD), pp.119-124(SIP), pp.119-124(MSS), |
| ページ数 | 6 |
| 発行日 | 2017-06-12 (CAS, VLD, SIP, MSS) |