| 講演名 | 2017-06-19 専用キャリーチェーンを考慮した粒度混合再構成可能アーキテクチャ向け配置アルゴリズム 本多 巧樹(立命館大), 今川 隆司(立命館大), 越智 裕之(立命館大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では，専用キャリーチェーンを有する粒度混合再構成可能アーキテクチャ (Mixed-Grained Reconfigurable Architecture : MGRA) 向けに，Analytical Placement (AP) と低温Simulated Annealing (SA) を併用する配置アルゴリズムを提案する．対象のMGRAは高速な加減算器の実装のために専用キャリーチェーンを採用した細粒度ブロックと，複雑な算術演算器を実装するための粗粒度ブロックで構成される．このMGRAは高性能な回路実装を可能ならしめると期待されているが，単純なペアスワップベースのSAによる配置では局所最適解に収束してしまう．提案する配置アルゴリズムでは，APを利用してSAの初期配置を決める．APでは，主に粗粒度ブロックや専用キャリーチェーンを用いた細粒度ブロックによる加減算器の適切な配置を行う．その後SAでは細粒度ブロックを中心に再配置を行い，最適解を目指す．提案アルゴリズムを従来のVPR (Versatile Place and Route) と比較した結果，配置結果の指標となるコストを平均18.4%，クリチカルパスの遅延時間を平均6.0%，実行時間を平均67.6%削減できた．使用したベンチマーク回路には細粒度ブロックのみを用いるものも含まれているため，提案アルゴリズムは様々な回路に対して配置の質を向上させることが期待できる． |
| 抄録(英) | This paper proposes a placement algorithm using analytical placement (AP) and low-temperature simulated annealing (SA) for mixed-grained reconfigurable architecture (MGRA) with dedicated carry chains. The target MGRAs are assumed to have fine-grained blocks with dedicated carry chains to implement high-speed adders/subtracters and coarse-grained blocks to implement complicated arithmetic operations. Although this architecture is expected to enhance the performance of the implemented circuit, placement using simple pair-swap-based SA often converges to a local optimum. The proposed algorithm uses AP to determine an initial placement for SA. The AP explores an appropriate placement of coarse-grained blocks and adders/subtracters consisting of fine-grained blocks and dedicated carry chains. On the other hand, SA is mainly used to determine optimal placement of the remaining fine-grained blocks. The evaluations show that the proposed algorithm reduces the placement cost, critical path delay, and runtime by 18.4%, 6.0%, and 67.6% on average, respectively, over the Versatile Place and Route (VPR). The benchmark includes circuits consisting of only fine-grained logic. Hence, the proposed algorithm is expected to improve the placement quality for a wide range of application circuits. |
| キーワード(和) | analytical placement / 低温 simulated annealing / 初期配置 / 初期温度 |
| キーワード(英) | analytical placement / low-temperature simulated annealing / initial placement / initial temperature |
| 資料番号 | CAS2017-4,VLD2017-7,SIP2017-28,MSS2017-4 |
| 発行日 | 2017-06-12 (CAS, VLD, SIP, MSS) |
| 研究会情報 | |
| 研究会 | SIP / CAS / MSS / VLD |
|---|---|
| 開催期間 | 2017/6/19(から2日開催) |
| 開催地（和） | 新潟大学五十嵐キャンパス 中央図書館ライブラリーホール |
| 開催地（英） | Niigata University, Ikarashi Campus |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | |
| 委員長氏名（和） | 奥田 正浩(北九州市大) / 平木 充(ルネサス エレクトロニクス) / 名嘉村 盛和(琉球大) / 越智 裕之(立命館大) |
| 委員長氏名（英） | Masahiro Okuda(Univ. of Kitakyushu) / Mitsuru Hiraki(Renesas) / Morikazu Nakamura(Univ. of Ryukyus) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 村松 正吾(新潟大) / 相川 直幸(東京理科大) / 岡崎 秀晃(湘南工科大) / 髙井 重昌(阪大) / 峯岸 孝行(三菱電機) |
| 副委員長氏名（英） | Shogo Muramatsu(Niigata Univ.) / Naoyuki Aikawa(TUS) / Hideaki Okazaki(Shonan Inst. of Tech.) / Shigemasa Takai(Osaka Univ.) / Noriyuki Minegishi(Mitsubishi Electric) |
| 幹事氏名（和） | 宮田 高道(千葉工大) / 渡邊 修(拓殖大) / 山口 基(ルネサスシステムデザイン) / 橘 俊宏(湘南工科大) / 豊嶋 伊知郎(東芝) / 金澤 尚史(阪大) / 永山 忍(広島市大) / 宮崎 昭彦(NTT) |
| 幹事氏名（英） | Takamichi Miyata(Chiba Inst. of Tech.) / Osamu Watanabe(Takushoku Univ.) / Motoi Yamaguchi(Renesas) / Toshihiro Tachibana(Shonan Inst. of Tech.) / Ichiro Toyoshima(Toshiba) / Takahumi Kanazawa(Osaka Univ.) / Shinobu Nagayama(Hiroshima City Univ.) / Akihiko Miyazaki(NTT) |
| 幹事補佐氏名（和） | 中本 昌由(広島大) / 中村 洋平(日立) / 金城 秀樹(沖縄大) |
| 幹事補佐氏名（英） | Masayoshi Nakamoto(Hiroshima Univ.ひろ) / Yohei Nakamura(Hitachi) / Hideki Kinjo(Okinawa Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Signal Processing / Technical Committee on Circuits and Systems / Technical Committee on Mathematical Systems Science and its applications / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 専用キャリーチェーンを考慮した粒度混合再構成可能アーキテクチャ向け配置アルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | Placement Algorithm for Mixed-Grained Reconfigurable Architecture with Dedicated Carry Chain |
| サブタイトル（和） | |
| キーワード(1)（和/英） | analytical placement / analytical placement |
| キーワード(2)（和/英） | 低温 simulated annealing / low-temperature simulated annealing |
| キーワード(3)（和/英） | 初期配置 / initial placement |
| キーワード(4)（和/英） | 初期温度 / initial temperature |
| 第 1 著者 氏名（和/英） | 本多 巧樹 / Koki Honda |
| 第 1 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 2 著者 氏名（和/英） | 今川 隆司 / Takashi Imagawa |
| 第 2 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 3 著者 氏名（和/英） | 越智 裕之 / Hiroyuki Ochi |
| 第 3 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 発表年月日 | 2017-06-19 |
| 資料番号 | CAS2017-4,VLD2017-7,SIP2017-28,MSS2017-4 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CAS-96,VLD-97,SIP-98,MSS-99 |
| ページ範囲 | pp.19-24(CAS), pp.19-24(VLD), pp.19-24(SIP), pp.19-24(MSS), |
| ページ数 | 6 |
| 発行日 | 2017-06-12 (CAS, VLD, SIP, MSS) |