| 講演名 | 2017-05-24 劣化検出のための短周期テストパタンを用いた決定論的パス遅延測定法 加藤 健太郎(鶴岡高専), 森 祐海(鶴岡高専), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 短周期テストパタンは決め打ちしたパスを短い時間間隔で連続して活性化することができる．この特性を用いて，可変クロックを用いたスキャンベースのパス遅延測定へ応用することにより，測定時間の短縮を実現することができる．本論文では，SoCの出荷後の劣化検出のための短周期テストパタンを用いた決定論的パス遅延測定法を提案する．短周期テストパタンを適用することにより，スキャンベースのパス遅延測定に必要な測定パスの連続活性化に要する時間を削減することができ，オンラインパス遅延測定に要する時間を削減することが可能となる．またパス活性化に加えて，セグメント活性化による遅延測定を導入することにより検出率を向上される．シミュレーション実験により測定時間が従来法の1.62%に削減され，面積オーバヘッドが1.9%となることを確認した． |
| 抄録(英) | hort cycle test pattern can sensitize target paths deterministically and periodically in short interval. It is useful to apply the short cycle test pattern for accelerate scan-based online delay measurement. This paper presents a deterministic scan-based online delay measurement using short cycle test pattern for keeping reliability after shipment. Applying short cycle test pattern to scan-based online delay measurement drastically reduces the time required for iterative path sensitizations. Introducing segment delay measurement improves the coverage. Simulation results shows that the measurement time of the proposed method is 1.62 % of the conventional scan-based approach. The area overhead is 1.9 %. |
| キーワード(和) | 短周期テストパタン / 劣化検出 / 決定論的パス遅延測定 / クロック位相制御 |
| キーワード(英) | Short Cycle Test Pattern / Aging Detection / Deterministic Path Delay Measurement / Clock Phase Control |
| 資料番号 | CPSY2017-12,DC2017-12 |
| 発行日 | 2017-05-15 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | RECONF / CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/5/22(から3日開催) |
| 開催地（和） | 登別温泉第一滝本館 |
| 開催地（英） | Noboribetsu-Onsen Dai-ichi-Takimoto-Kan |
| テーマ（和） | HotSPA2017: リコンフィギャラブルシステム・ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | HotSPA2017: Reconfigurable System, Dependable Computing System, and General Topics |
| 委員長氏名（和） | 渡邊 実(静岡大) / 中島 康彦(奈良先端大) / 井上 美智子(奈良先端大) |
| 委員長氏名（英） | Minoru Watanabe(Shizuoka Univ.) / Yasuhiko Nakashima(NAIST) / Michiko Inoue(NAIST) |
| 副委員長氏名（和） | 本村 真人(北大) / 柴田 裕一郎(長崎大) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 福本 聡(首都大東京) |
| 副委員長氏名（英） | Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 吉村 正義(京都産大) / 金子 晴彦(東工大) |
| 幹事氏名（英） | Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) |
| 幹事補佐氏名（和） | 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 大川 猛(宇都宮大) / 高前田 伸也(北大) |
| 幹事補佐氏名（英） | Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems / Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 劣化検出のための短周期テストパタンを用いた決定論的パス遅延測定法 |
| サブタイトル（和） | |
| タイトル（英） | Deterministic Path Delay Measurement Using Short Cycle Test Pattern for Aging Detection |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 短周期テストパタン / Short Cycle Test Pattern |
| キーワード(2)（和/英） | 劣化検出 / Aging Detection |
| キーワード(3)（和/英） | 決定論的パス遅延測定 / Deterministic Path Delay Measurement |
| キーワード(4)（和/英） | クロック位相制御 / Clock Phase Control |
| 第 1 著者 氏名（和/英） | 加藤 健太郎 / Kentaro Kato |
| 第 1 著者 所属（和/英） | 鶴岡工業高等専門学校(略称：鶴岡高専) National Institute of Technolgoy, Tsuruoka College(略称：NIT) |
| 第 2 著者 氏名（和/英） | 森 祐海 / Umi Mori |
| 第 2 著者 所属（和/英） | 鶴岡工業高等専門学校(略称：鶴岡高専) National Institute of Technolgoy, Tsuruoka College(略称：NIT) |
| 発表年月日 | 2017-05-24 |
| 資料番号 | CPSY2017-12,DC2017-12 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | CPSY-44,DC-45 |
| ページ範囲 | pp.69-74(CPSY), pp.69-74(DC), |
| ページ数 | 6 |
| 発行日 | 2017-05-15 (CPSY, DC) |