| 講演名 | 2017-05-25 多モード干渉を用いた表面プラズモン論理回路の開発 渡邊 領(豊橋技科大), 太田 雅(豊橋技科大), 菊地 裕大(豊橋技科大), 平野 智裕(豊橋技科大), 石井 佑弥(豊橋技科大), 福田 光男(豊橋技科大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，表面プラズモンポラリトン(SPP)を信号キャリアとする，論理演算技術が報告され始めている．これまでに我々は，Au膜上に形成したSiO2パターンからなる多モード干渉導波路を利用して，多入力多出力の演算が可能なSPP半加算器の設計と作製，および動作の実証を行なってきた．本研究では，SPP半加算器にテーパ構造を導入することにより小型化を検討し，小型化SPP半加算器の動作を解析的および実験的に確認したので報告する．加えて，本半加算器の波長に対する安定動作を確認するために，SPP半加算器を構成するSPP位相調整器のO-band帯での出力特性の波長依存性を解析的および実験的に評価したので報告する． |
| 抄録(英) | Logic circuits using Surface Plasmon Polaritons(SPPs) as signal carriers have been attracting attentions. Recently, we have demonstrated all-SPP logical operation circuits composed of SiO2 patterns on a Au film. The circuits enable multi-input and multi-output operation using multi-mode interference of SPPs. In this paper, we have reduced the size of the SPP half adder by introducing a mode convertor and confirmed its operation analytically and experimentally. In addition, desired operation of the SPP phase adjustor has been confirmed at different wavelengths ranging from 1260nm to 1360nm. |
| キーワード(和) | 表面プラズモンポラリトン / 多モード干渉 / 半加算器 / 光デバイス |
| キーワード(英) | Surface Plasmon Polaritons / Multimode Interference / Half Adder / Photonic Device |
| 資料番号 | ED2017-20,CPM2017-6,SDM2017-14 |
| 発行日 | 2017-05-18 (ED, CPM, SDM) |
| 研究会情報 | |
| 研究会 | SDM / ED / CPM |
|---|---|
| 開催期間 | 2017/5/25(から2日開催) |
| 開催地（和） | 名古屋大学VBLベンチャーホール (3F) |
| 開催地（英） | VBL, Nagoya University |
| テーマ（和） | 結晶成長、評価及びデバイス(化合物、Si、SiGe、電子・光材料)およびその他 |
| テーマ（英） | |
| 委員長氏名（和） | 国清 辰也(ルネサス エレクトロニクス) / 前澤 宏一(富山大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Tatsuya Kunikiyo(Renesas) / Koichi Maezawa(Univ. of Toyama) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 品田 高宏(東北大) / 津田 邦男(東芝) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takahiro Shinada(Tohoku Univ.) / Kunio Tsuda(Toshiba) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 黒田 理人(東北大) / 山口 直(ルネサス エレクトロニクス) / 鈴木 寿一(北陸先端大) / 新井 学(新日本無線) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Rihito Kuroda(Tohoku Univ.) / Tadashi Yamaguchi(Renesas) / Toshikazu Suzuki(JAIST) / Manabu Arai(New JRC) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 池田 浩也(静岡大) / 東脇 正高(NICT) / 大石 敏之(佐賀大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Hiroya Ikeda(Shizuoka Univ.) / Masataka Higashiwaki(NICT) / Toshiyuki Oishi(Saga Univ.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Electron Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多モード干渉を用いた表面プラズモン論理回路の開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of Plasmonic Logical Circuit Using Multimode Interference |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 表面プラズモンポラリトン / Surface Plasmon Polaritons |
| キーワード(2)（和/英） | 多モード干渉 / Multimode Interference |
| キーワード(3)（和/英） | 半加算器 / Half Adder |
| キーワード(4)（和/英） | 光デバイス / Photonic Device |
| 第 1 著者 氏名（和/英） | 渡邊 領 / Ryo Watanabe |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：TUT) |
| 第 2 著者 氏名（和/英） | 太田 雅 / Masashi Ota |
| 第 2 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：TUT) |
| 第 3 著者 氏名（和/英） | 菊地 裕大 / Yudai Kikuchi |
| 第 3 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：TUT) |
| 第 4 著者 氏名（和/英） | 平野 智裕 / Tomohiro Hirano |
| 第 4 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：TUT) |
| 第 5 著者 氏名（和/英） | 石井 佑弥 / Yuya Ishii |
| 第 5 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：TUT) |
| 第 6 著者 氏名（和/英） | 福田 光男 / Mitsuo Fukuda |
| 第 6 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：TUT) |
| 発表年月日 | 2017-05-25 |
| 資料番号 | ED2017-20,CPM2017-6,SDM2017-14 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | ED-58,CPM-59,SDM-60 |
| ページ範囲 | pp.29-32(ED), pp.29-32(CPM), pp.29-32(SDM), |
| ページ数 | 4 |
| 発行日 | 2017-05-18 (ED, CPM, SDM) |