| 講演名 | 2017-03-01 ニューラルネットワークにもとづく概算回路設計手法 川村 一志(早大), 柳澤 政生(早大), 戸川 望(早大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，Approximate Computingを活用した概算回路設計に関する研究が盛んに進められ，画像処理・信号処理分野への応用が期待されている．本稿では，ニューラルネットワークにもとづく概算回路設計手法を提案し，その有効性を評価する．ニューラルネットワークにもとづく概算回路設計では，アプリケーションに含まれる複雑な関数を単純なニューラルネットワークに置換することで高性能な概算回路を合成する．ネットワークを極めて単純な構造にするため，本稿では4つの実装方式を提案する．提案手法を用いてエッジ検出回路を構築したところ，正確な回路に比べて4%程度の精度低下で最大3倍の速度向上を達成した． |
| 抄録(英) | This paper proposes a design technique for approximate circuits based on artificial neural network, and then evaluates the validity of our technique. In the process of circuit design, complex functions are replaced with simple neural networks so that high-performance approximate circuits can be synthesized. Our four methods to implement a neural network enable us to simplify its structure. In our experiments, which synthesize approximate circuits of an edge detection algorithm, the maximum speedup of $3times$ can be achieved with quality loss of 4%. |
| キーワード(和) | 概算 / 概算回路 / ニューラルネットワーク / FPGA / 高位合成 |
| キーワード(英) | Approximate Computing / Approximate Circuit / Artificial Neural Network / FPGA / High-level Synthesis |
| 資料番号 | VLD2016-106 |
| 発行日 | 2017-02-22 (VLD) |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2017/3/1(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 竹中 崇(NEC) |
| 委員長氏名（英） | Takashi Takenana(NEC) |
| 副委員長氏名（和） | 越智 裕之(立命館大) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ニューラルネットワークにもとづく概算回路設計手法 |
| サブタイトル（和） | |
| タイトル（英） | A Design Technique for Approximate Circuits based on Artificial Neural Network |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 概算 / Approximate Computing |
| キーワード(2)（和/英） | 概算回路 / Approximate Circuit |
| キーワード(3)（和/英） | ニューラルネットワーク / Artificial Neural Network |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | 高位合成 / High-level Synthesis |
| 第 1 著者 氏名（和/英） | 川村 一志 / Kazushi Kawamura |
| 第 1 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / Masao Yanagisawa |
| 第 2 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu Togawa |
| 第 3 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 発表年月日 | 2017-03-01 |
| 資料番号 | VLD2016-106 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-478 |
| ページ範囲 | pp.25-30(VLD), |
| ページ数 | 6 |
| 発行日 | 2017-02-22 (VLD) |