講演名 2017-03-02
マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割
李 暁光(北陸先端大), 金子 峰雄(北陸先端大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) データパス回路において,レジスタへのクロック信号到着時刻をずらすことにより,動作速度の向上が図れる.また,精度を要するスキュー生成回路を減らすため,レジスタに対するドメイン分割を行ってドメイン毎にスキュー値を設定するマルチドメインスキュー調整手法が提案されている.本稿では,アプリケーションアルゴリズムからレジスタ転送レベル記述を生成する高位合成の中で,マルチドメインスキュー調整を考慮してドメイン分割とレジスタ割り当て,スキュースケジューリングの三つのプロセスを同時に行う一手法を提案する.与えられたスケジュール済みデータフローグラフと動作クロック周期から,セットアップ条件を使って各データに対するスキュー値設定範囲を求め,それらのデータ間での重なりに注目したドメイン割り当てを行いつつ,「構造的遅延変動耐性に基づくレジスタ割り当て」の手法を援用することで,実質的にホールド条件を考える必要性をなくしたレジスタ割り当てを行う方式を取っている.
抄録(英) The performance of data path circuit can be improved by shifting the clock signal arrival time intentionally. In order to reduce the number of skew generation circuits, multi-domain skew scheduling method has been proposed, in which registers are clustered into so-called domains and registers in each domain are driven by a common skew generation circuit, and thus registers in a domain have a common clock skew. In this report, we propose simultaneous domain assignment, register assignment and skew scheduling for multi-domain skew schedule aware high level synthesis. Our approach utilizes feasible skew range of each data for arranging domain assignment, and employs the concept of "Structural Robustness against Delay Variation" for hold-constraint free register assignment.
キーワード(和) マルチドメインスキュー調整 / ドメイン分割 / レジスタ割り当て / 高位合成
キーワード(英) multi-domain clock skew scheduling / domain assignment / register binding / high-level synthesis
資料番号 VLD2016-118
発行日 2017-02-22 (VLD)

研究会情報
研究会 VLD
開催期間 2017/3/1(から3日開催)
開催地(和) 沖縄県青年会館
開催地(英) Okinawa Seinen Kaikan
テーマ(和) システムオンシリコンを支える設計技術
テーマ(英)
委員長氏名(和) 竹中 崇(NEC)
委員長氏名(英) Takashi Takenana(NEC)
副委員長氏名(和) 越智 裕之(立命館大)
副委員長氏名(英) Hiroyuki Ochi(Ritsumeikan Univ.)
幹事氏名(和) 福田 大輔(富士通研) / 永山 忍(広島市大)
幹事氏名(英) Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.)
幹事補佐氏名(和) Parizy Matthieu(富士通研)
幹事補佐氏名(英) Parizy Matthieu(Fujitsu Labs.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies
本文の言語 JPN
タイトル(和) マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割
サブタイトル(和)
タイトル(英) Resource Binding and Domain Assignment for Multi-Domain Clock Skew Aware High-Level Synthesis
サブタイトル(和)
キーワード(1)(和/英) マルチドメインスキュー調整 / multi-domain clock skew scheduling
キーワード(2)(和/英) ドメイン分割 / domain assignment
キーワード(3)(和/英) レジスタ割り当て / register binding
キーワード(4)(和/英) 高位合成 / high-level synthesis
第 1 著者 氏名(和/英) 李 暁光 / Xiaoguang Li
第 1 著者 所属(和/英) 北陸先端科学技術大学院大学(略称:北陸先端大)
Japan Advanced Institute of Science and Technology(略称:JAIST)
第 2 著者 氏名(和/英) 金子 峰雄 / Mineo Kaneko
第 2 著者 所属(和/英) 北陸先端科学技術大学院大学(略称:北陸先端大)
Japan Advanced Institute of Science and Technology(略称:JAIST)
発表年月日 2017-03-02
資料番号 VLD2016-118
巻番号(vol) vol.116
号番号(no) VLD-478
ページ範囲 pp.85-90(VLD),
ページ数 6
発行日 2017-02-22 (VLD)