講演名 2017-03-02
[招待講演]Line samplingを用いたモンテカルロ法に基づくタイミング歩留り解析の高速化
粟野 皓光(東大), 佐藤 高史(京大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英)
キーワード(和)
キーワード(英)
資料番号 VLD2016-117
発行日 2017-02-22 (VLD)

研究会情報
研究会 VLD
開催期間 2017/3/1(から3日開催)
開催地(和) 沖縄県青年会館
開催地(英) Okinawa Seinen Kaikan
テーマ(和) システムオンシリコンを支える設計技術
テーマ(英)
委員長氏名(和) 竹中 崇(NEC)
委員長氏名(英) Takashi Takenana(NEC)
副委員長氏名(和) 越智 裕之(立命館大)
副委員長氏名(英) Hiroyuki Ochi(Ritsumeikan Univ.)
幹事氏名(和) 福田 大輔(富士通研) / 永山 忍(広島市大)
幹事氏名(英) Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.)
幹事補佐氏名(和) Parizy Matthieu(富士通研)
幹事補佐氏名(英) Parizy Matthieu(Fujitsu Labs.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies
本文の言語 JPN
タイトル(和) [招待講演]Line samplingを用いたモンテカルロ法に基づくタイミング歩留り解析の高速化
サブタイトル(和)
タイトル(英) [Invited Talk] Fast Monte Carlo based timing yield calculation via line sampling
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 粟野 皓光 / Hiromitsu Awano
第 1 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:UTokyo)
第 2 著者 氏名(和/英) 佐藤 高史 / Takashi Sato
第 2 著者 所属(和/英) 京都大学(略称:京大)
Kyoto University(略称:Kyoto Univ.)
発表年月日 2017-03-02
資料番号 VLD2016-117
巻番号(vol) vol.116
号番号(no) VLD-478
ページ範囲 pp.83-84(VLD),
ページ数 2
発行日 2017-02-22 (VLD)