| 講演名 | 2017-03-03 自己組織化マップによって構成されるディープニューラルネットワークのハードウェア化 田中 悠一朗(九工大), 田向 権(九工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究は，自己組織化マップによって構成されるディープニューラルネットワークの専用アーキテクチャを設計し，Field Programmable Gate Array（FPGA）に実装することで，高速かつ省電力な認識システムの構築を目的とする．ディープニューラルネットワーク（DNN）のアルゴリズムには乗算が多く含まれるが，FPGAで使用できる乗算器数には限界があるため，DNNのFPGA実装のためには，少ない乗算で演算ができるDNNモデルの考案が必要である．本稿は，自己組織化マップによって構成されるDNNの乗算器数を減らすハードウェア指向アルゴリズムを提案する．さらにそのアルゴリズムによって実装したハードウェアの論理シミュレーションを行った結果を報告する． |
| 抄録(英) | In this research, we aim to implement deep neural networks (DNNs) composed of self-organizing maps into field programmable gate arrays (FPGAs) to develop a recognition system which is high speed and low power consumption. Reductions of multipliers from DNNs are required since multipliers in FPGA are limited and DNNs includes a lot of multipliers. We propose a hardware oriented algorithm for a DNN composed of self-organizing maps which reduces multipliers from DNNs. In addition, we develop a hardware of the DNN using the proposed hardware oriented algorithm and show simulation results. |
| キーワード(和) | ディープニューラルネットワーク / 深層学習 / 自己組織化マップ / FPGA |
| キーワード(英) | Deep Neural Networks / Deep Learning / Self-Organizing Maps / FPGA |
| 資料番号 | SIS2016-60 |
| 発行日 | 2017-02-23 (SIS) |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2017/3/2(から2日開催) |
| 開催地（和） | 神奈川工大横浜サテライト |
| 開催地（英） | Kanagawa Inst. Tech. Yokohama Office |
| テーマ（和） | ソフトコンピューティング，一般 |
| テーマ（英） | Soft Computing, etc. |
| 委員長氏名（和） | 田中 宏和(広島市大) |
| 委員長氏名（英） | Hirokazu Tanaka(Hiroshima City Univ.) |
| 副委員長氏名（和） | 仲地 孝之(NTT) / 末竹 規哲(山口大) |
| 副委員長氏名（英） | Takayuki Nakachi(NTT) / Noriaki Suetake(Yamaguchi Univ.) |
| 幹事氏名（和） | 原田 康祐(東芝) / 辻 裕之(神奈川工科大) |
| 幹事氏名（英） | Kosuke Harada(Toshiba) / Hiroyuki Tsuji(Kanagawa Inst. of Tech.) |
| 幹事補佐氏名（和） | 田向 権(九工大) / 藤吉 正明(首都大東京) |
| 幹事補佐氏名（英） | Hakaru Tamukoh(Kyushu Inst. of Tech.) / Masaaki Fujiyoshi(Tokyo Metropolitan Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Smart Info-Media Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 自己組織化マップによって構成されるディープニューラルネットワークのハードウェア化 |
| サブタイトル（和） | |
| タイトル（英） | Hardware implementation of deep neural networks composed of self-organizing maps |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ディープニューラルネットワーク / Deep Neural Networks |
| キーワード(2)（和/英） | 深層学習 / Deep Learning |
| キーワード(3)（和/英） | 自己組織化マップ / Self-Organizing Maps |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 田中 悠一朗 / Yuichiro Tanaka |
| 第 1 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 2 著者 氏名（和/英） | 田向 権 / Hakaru Tamukoh |
| 第 2 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 発表年月日 | 2017-03-03 |
| 資料番号 | SIS2016-60 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | SIS-482 |
| ページ範囲 | pp.101-106(SIS), |
| ページ数 | 6 |
| 発行日 | 2017-02-23 (SIS) |