| 講演名 | 2017-03-02 ［招待講演］IPタイミング制約の組み上げチャレンジ 中江 達哉(ソシオネクスト), 椎原 一郎(ソシオネクスト), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年のSoCは10を超える機能IPを搭載することは一般的であり、それらは社内開発だけでなく、3rd Partyからも購入する。それぞれのIPのタイミング制約は、通常SDC形式で準備され、これをユーザ論理のSDCらとチップレベルのSDCへと組み上げる。IP数の増加に伴い、組み上げに関わる作業の複雑さ、整合性・妥当性検証の工数が増大している。ソシオネクストは、これら作業の効率化を図るために、米国のEDAベンダExcellicon社と共同で、SDCの組み上げ技術を開発した。 |
| 抄録(英) | It is common that recent SoC is integrated with more than 10 functional IPs which are not only in-house designs but also coming from 3rd-parties. Mostly timing constraints of those IPs are provided in format of SDC, then they are promoted onto whole chip level with that of UDL together. Due to increase of numbers of IPs on SoC, complexity of work to promote those SDCs on whole chip and to verify it is tough and time consuming tasks. Socionext has developed a method to promote SDCs of IPs onto whole chip level with improving productivity of those tasks as collaboration with Excellicon which is EDA company in US. |
| キーワード(和) | SoC / IP / SDC / タイミング制約 / 組み上げ |
| キーワード(英) | SoC / IP / SDC / Timing constraint / Promotion |
| 資料番号 | VLD2016-116 |
| 発行日 | 2017-02-22 (VLD) |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2017/3/1(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 竹中 崇(NEC) |
| 委員長氏名（英） | Takashi Takenana(NEC) |
| 副委員長氏名（和） | 越智 裕之(立命館大) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］IPタイミング制約の組み上げチャレンジ |
| サブタイトル（和） | SoCタイミング制約の自動生成について |
| タイトル（英） | [Invited Talk] IP Timing Constraints Promotion Challenges |
| サブタイトル（和） | A method to automatically generate SoC Timing Constraints |
| キーワード(1)（和/英） | SoC / SoC |
| キーワード(2)（和/英） | IP / IP |
| キーワード(3)（和/英） | SDC / SDC |
| キーワード(4)（和/英） | タイミング制約 / Timing constraint |
| キーワード(5)（和/英） | 組み上げ / Promotion |
| 第 1 著者 氏名（和/英） | 中江 達哉 / Tatsuya Nakae |
| 第 1 著者 所属（和/英） | 株式会社ソシオネクスト(略称：ソシオネクスト) Socionext Inc.(略称：Socionext) |
| 第 2 著者 氏名（和/英） | 椎原 一郎 / Ichiro Shiihara |
| 第 2 著者 所属（和/英） | 株式会社ソシオネクスト(略称：ソシオネクスト) Socionext Inc.(略称：Socionext) |
| 発表年月日 | 2017-03-02 |
| 資料番号 | VLD2016-116 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-478 |
| ページ範囲 | pp.81-81(VLD), |
| ページ数 | 1 |
| 発行日 | 2017-02-22 (VLD) |